一文详解锁相环位同步

1 运行平台
硬件:crd500数字信号处理板
系统:win7/64;win7/32;win10/64
软件:quartus/modelsimse/verilog/matlab
2 主要功能及性能指标
3.2.1主要功能
1)产生基带原始数据
2)位同步信号提取
3.2.2主要性能指标
1) 发送端
系统时钟:50mhz
基带数据码率:1.5625mbps
数据内容:“11111010”循环码
2) 接收端
系统时钟:50mhz
同步方式:超前-滞后型锁相环位同步
同步精度:1/8 码元宽度
      3 程序结构框图说明
锁相环位同步电路系统主要由基带数据生成模块(pcm.v)、位同步模块(bitsync.v)组成。
基带数据生成模块生成的原始数据(1.5625mbps)送至开发板上扩展口的第9脚,经短接线由第10脚送回fpga芯片;位同步模块从接收到的原始数据中采用锁相环法提取位同步信号,提取出的位同步信号由扩展口的第11脚输出。为真实的验证位同步通信功能,发送端(pcm.v)的时钟由crd500开发板上的x1晶振驱动,接收端(bitsync.v)的时钟由x2晶振驱动。
 位同步电路的结构框图如图2所示。
实例采用超前-滞后型锁相环位同步电路实现位同步的提取功能,电路主要由鉴相模块(differpd.v)、双相时钟模块(clktrans.v)、单稳触发器模块(monostable.v)和控制分频模块(controldivfreq.v)组成。


集成电路命名方法及种类
制作电磁线圈枪的教程
iQOOPro性能评测 不折不扣的游戏神器
高速信号眼图测试的基本原理
华晶LED天花灯HJ-THD24评测
一文详解锁相环位同步
我国三大运营商全面实施“5G+”计划,为5G发展按下“快进键”
苹果/骁龙/MTK/Exynos/麒麟处理器优缺点简析
LED显示屏室内氛围屏助力韶关UND酒吧升级工程完工
微软为iOS14用户提供OneDrive小组件功能
飞腾发布ARM v8架构服务器芯片 性能追平Intel
压力开关及压力传感器操作说明
工业控制与自动化领域中,浅析运动控制系统
bitnami redmine
智能硬件产业的两大困境与三大机会
晶振电路中为什么用22pf或30pf的电容
经典MCU探究:MSP430F522x关键设计要诀详解
全国首创的“5G+MR”全息物理名师公开课在全国四地同步开讲
芯片解密行业的一些内幕你了解多少?
新思科技推出动态应用安全测试和应用程序接口安全测试解决方案