一种LVDS内核及外围电路设计
低压差分信号lvds(low voltage differential signal)是由ansi/tia/eia-644-1995定义的用于高速数据传输的物理层接口标准。通常是lvds电路设计使用各种专用芯片，如美国国家半导体公司的ds92lv16等。我们用fpga芯片自行设计blvds内核及扩展部分。相比之下，使用fpga可大幅减少芯片数量，降低成本，提高系统可靠性，同时具有更大的灵活性和向后兼容性。由于目前尚无实用的16位vlvds收发器芯片问世，本设计也填补了专用芯片(asic)的空白。
我们选了xilinx公司的xcv50e。此芯片属于virtex-e系列，具有如下特性： *0.18nm 6层金属工艺，具有5.8万个系统门;
*使用1.8v核心电压，低功耗设计;
*130mhz同部时钟;
*64kb的同步块同存(blockram)，可实现真正的双口操作;
*支持包括lvds、blvds在内的20种高性能接口标准;
*8个全数字的延迟锁定环dll(delay locked loops)，具有时钟移相和乘除功能;
*支持ieee 1149.1边界扫描标准，具有基于sram的在系统配置功能。
我们使用xilinx foudation f3.1i软件开发xcv50e芯片。设计流程为：首先用编写vhdl语言程序、绘制原理图或设计状态机的方法生成网络表，功能仿真正确后，经过翻译、映射、放置和布线、时序优化及配置过程，生成比特流文件。然后，进行时序仿真，仿真通过后下载到prom中。(我们用了xilinx公司的xc18v01。)
1 结构及工作过程
1.1 系统结构和fpga结构
本通信系统由背板和若干通信子卡组成。背板并更有8个插槽，并布有blvds总线和其它控制、地址总线。通信子卡由ep7211芯片(负责数据处理)、xcv50e及dram、prom等外围芯片和元件组成，系统结构如图1所示。
设计完成后的xcv50e由控制部分、发送fifo、帧编码器、串化器、解串器、帧解码器、数据检出器、接收fifo、时钟倍频器及输入输出单元等部分组成，结构如图2所示。
1.2 工作过程
在发送子卡中，ep7211将待发
数据整理成多个长255字，字宽16位的数据帧，发至fpga内的发送fifo中。该fpga得到总线控制权后，即发送同步帧(由同步字与填充字组成)，待被寻址的接收子卡实现与自己的同步后，再发送数据帧。各帧数据经串化器转化为两对差分信号，并从中获得同步信息并实现同步，继而检出有效数据，写入接收fifo，同时以快中断(fiq)通知ep7211。
2 软件设计
2.1 ep7211程序设计
通信子卡内的ep7211为系统级芯片，用来预处理和接收数据。ep7211的内核为arm7tdmi，使用32位精简指令。发送数据的流程如图3所示。接收较简单，只需在快中断(fiq)服务程序中写入接收fifo的读取代码即可。
2.2 fpga设计
fpga的设计中，发送及接收fifo的设计用了双口快内存(block ram)，时钟倍频器用了延迟锁定环(dll)。帧解码器由30位并行数据产生器、同步字检测阵列和接收状态机组成。以下重点介绍帧编码器和串化器的设计。
(1)帧编码器的vhdl语言设计
帧编码器包括一个长为256的计数器和一个四状态的单热点状态机，用以产生同步帧和数据帧。部分代码如下：
process(reset，clk) //产生长256的计数器
if reset='1'then count<=0;
elsif clk'event and clk='1' then count<=(count+1)mod 256;
end process;
tc<='1'when count=255 else '0';
type state_type is(idle，pack1，pack2，transmit);
siganl sreg：setat_type;
rpocess(clk，reset) //状态机进程
if clk'event and clk='1'then
if reset=1 tehe sreg
if send_ud='1'then sreg<=transmit; //空闲状态如有发送命令，即转入发送状态
else sreg
(后略)
(2)串化器的原理设计
串化器由多级嵌套的子图和若干宏模块组成，原理图的顶层图如图4所示。四个四位并入串出寄存器将16位并行数据拆分为四组串行数据，其中的奇数位和偶数位分别通过一个双数据速率寄存器，得到两个差分信号，同时用另一个双数据速率寄存器产生与之同步的差分时钟。其中，双数据速率寄存器为时序敏感器件，其内部主要部分都加入了时序特性限制，如最大时滞(maxdelay)、最大抖动(maxskew)，并用fmap控件强制性地把相关信号放入同一个函数产生器中。
图4 串化器原理图
3 硬件设计要点
①blvds信号的偏置电压为1.25v，电压摆幅只有350mv，传输速率≥100mb/s;因此，电路板制作至关重要，要求至少使用四层板。
②为使干扰信号只以供模方式加到差分线对上(不影响数据正确性)，要求差分线对间的距离尽可能小。blvds标准要求差分阻抗为100ω
给出。其中，zdif为差分线对的差分阻抗，εr为印制板介电常数，δ为信号层到电源层的厚度，b为导线宽度。本电路选用的线距及线宽均为0.18mm。
③考虑到阻抗不匹配引起的信号反射和导线的电导效应，要求xcv50e芯片的差分引脚尽可能地靠近子卡的边缘连接器(≤1.52cm)，并给每个差分引脚串联一个20ω的贴片电阻。
④电源方面：virtex芯片上电时要求有大于500ma的驱动电流，同时，由于多个输出引脚的电位快速变化，要求每对电源和地引脚都要良好旁路。公式：
4 结论
当使用40mhz的外部时钟时，blvds总线上的传输速率为120mb/s，成功实现了多个通信子卡间的高速数据通信。现在，我们正将该通信系统移植到我单位与胜利油田联合研制的sl-6000型高分辨率综合测井系统上。
3D相机的工作原理和技术参数
无人叉车AGV应达到哪些安全要求
第七代 iPod touch 来了!1599 元起售
微线程电极:大脑控制假肢行走的秘诀
详解信息化工厂中的工业以太网
一种LVDS内核及外围电路设计
区块链有关的所有技术流派和主流平台介绍
云天励飞重磅发布新一代AI芯片DeepEdge10
边缘计算常见误区分析
光宽带网络服务关系到“宽带中国”的全面实施
5G将成运营商转型的里程碑 仍面临不少挑战
大气网格化监测系统的特点
华为公开可辨识车辆列队中异常车辆新专利 奥迪A6 e-tron concept亮相
新唐科技N535FS0080芯片介绍
加速度传感器属于什么类型传感器
中国联通混改情况分析
全面解读CAN总线协议的相关知识
计算机图形学的“圣杯”——光线追踪技术
一文聊聊自动驾驶感知系统
赫特智慧科技荣获北京市“专精特新”企业官方认证
我们选了xilinx公司的xcv50e。此芯片属于virtex-e系列，具有如下特性： *0.18nm 6层金属工艺，具有5.8万个系统门;
*使用1.8v核心电压，低功耗设计;
*130mhz同部时钟;
*64kb的同步块同存(blockram)，可实现真正的双口操作;
*支持包括lvds、blvds在内的20种高性能接口标准;
*8个全数字的延迟锁定环dll(delay locked loops)，具有时钟移相和乘除功能;
*支持ieee 1149.1边界扫描标准，具有基于sram的在系统配置功能。
我们使用xilinx foudation f3.1i软件开发xcv50e芯片。设计流程为：首先用编写vhdl语言程序、绘制原理图或设计状态机的方法生成网络表，功能仿真正确后，经过翻译、映射、放置和布线、时序优化及配置过程，生成比特流文件。然后，进行时序仿真，仿真通过后下载到prom中。(我们用了xilinx公司的xc18v01。)
1 结构及工作过程
1.1 系统结构和fpga结构
本通信系统由背板和若干通信子卡组成。背板并更有8个插槽，并布有blvds总线和其它控制、地址总线。通信子卡由ep7211芯片(负责数据处理)、xcv50e及dram、prom等外围芯片和元件组成，系统结构如图1所示。
设计完成后的xcv50e由控制部分、发送fifo、帧编码器、串化器、解串器、帧解码器、数据检出器、接收fifo、时钟倍频器及输入输出单元等部分组成，结构如图2所示。
1.2 工作过程
在发送子卡中，ep7211将待发
数据整理成多个长255字，字宽16位的数据帧，发至fpga内的发送fifo中。该fpga得到总线控制权后，即发送同步帧(由同步字与填充字组成)，待被寻址的接收子卡实现与自己的同步后，再发送数据帧。各帧数据经串化器转化为两对差分信号，并从中获得同步信息并实现同步，继而检出有效数据，写入接收fifo，同时以快中断(fiq)通知ep7211。
2 软件设计
2.1 ep7211程序设计
通信子卡内的ep7211为系统级芯片，用来预处理和接收数据。ep7211的内核为arm7tdmi，使用32位精简指令。发送数据的流程如图3所示。接收较简单，只需在快中断(fiq)服务程序中写入接收fifo的读取代码即可。
2.2 fpga设计
fpga的设计中，发送及接收fifo的设计用了双口快内存(block ram)，时钟倍频器用了延迟锁定环(dll)。帧解码器由30位并行数据产生器、同步字检测阵列和接收状态机组成。以下重点介绍帧编码器和串化器的设计。
(1)帧编码器的vhdl语言设计
帧编码器包括一个长为256的计数器和一个四状态的单热点状态机，用以产生同步帧和数据帧。部分代码如下：
process(reset，clk) //产生长256的计数器
if reset='1'then count<=0;
elsif clk'event and clk='1' then count<=(count+1)mod 256;
end process;
tc<='1'when count=255 else '0';
type state_type is(idle，pack1，pack2，transmit);
siganl sreg：setat_type;
rpocess(clk，reset) //状态机进程
if clk'event and clk='1'then
if reset=1 tehe sreg
if send_ud='1'then sreg<=transmit; //空闲状态如有发送命令，即转入发送状态
else sreg
(后略)
(2)串化器的原理设计
串化器由多级嵌套的子图和若干宏模块组成，原理图的顶层图如图4所示。四个四位并入串出寄存器将16位并行数据拆分为四组串行数据，其中的奇数位和偶数位分别通过一个双数据速率寄存器，得到两个差分信号，同时用另一个双数据速率寄存器产生与之同步的差分时钟。其中，双数据速率寄存器为时序敏感器件，其内部主要部分都加入了时序特性限制，如最大时滞(maxdelay)、最大抖动(maxskew)，并用fmap控件强制性地把相关信号放入同一个函数产生器中。
图4 串化器原理图
3 硬件设计要点
①blvds信号的偏置电压为1.25v，电压摆幅只有350mv，传输速率≥100mb/s;因此，电路板制作至关重要，要求至少使用四层板。
②为使干扰信号只以供模方式加到差分线对上(不影响数据正确性)，要求差分线对间的距离尽可能小。blvds标准要求差分阻抗为100ω
给出。其中，zdif为差分线对的差分阻抗，εr为印制板介电常数，δ为信号层到电源层的厚度，b为导线宽度。本电路选用的线距及线宽均为0.18mm。
③考虑到阻抗不匹配引起的信号反射和导线的电导效应，要求xcv50e芯片的差分引脚尽可能地靠近子卡的边缘连接器(≤1.52cm)，并给每个差分引脚串联一个20ω的贴片电阻。
④电源方面：virtex芯片上电时要求有大于500ma的驱动电流，同时，由于多个输出引脚的电位快速变化，要求每对电源和地引脚都要良好旁路。公式：
4 结论
当使用40mhz的外部时钟时，blvds总线上的传输速率为120mb/s，成功实现了多个通信子卡间的高速数据通信。现在，我们正将该通信系统移植到我单位与胜利油田联合研制的sl-6000型高分辨率综合测井系统上。
3D相机的工作原理和技术参数
无人叉车AGV应达到哪些安全要求
第七代 iPod touch 来了!1599 元起售
微线程电极:大脑控制假肢行走的秘诀
详解信息化工厂中的工业以太网
一种LVDS内核及外围电路设计
区块链有关的所有技术流派和主流平台介绍
云天励飞重磅发布新一代AI芯片DeepEdge10
边缘计算常见误区分析
光宽带网络服务关系到“宽带中国”的全面实施
5G将成运营商转型的里程碑 仍面临不少挑战
大气网格化监测系统的特点
华为公开可辨识车辆列队中异常车辆新专利 奥迪A6 e-tron concept亮相
新唐科技N535FS0080芯片介绍
加速度传感器属于什么类型传感器
中国联通混改情况分析
全面解读CAN总线协议的相关知识
计算机图形学的“圣杯”——光线追踪技术
一文聊聊自动驾驶感知系统
赫特智慧科技荣获北京市“专精特新”企业官方认证