精简型Sigma-Delta A/D转换器电路的特此安及应用分析
1.引言
随着半导体制造技术，多媒体技术的迅速发展，图像传感器作为数码相机，摄像头等图像获取设备的核心部件正在成为当前和未来研究的重点。按照类型来分图像传感器主要可以分为ccd型和cmos型。ccd（charged coupled device）技术由在贝尔实验室在1969年首先提出，至今已有25年的历史。它是利用一个特殊的vlsi工艺，在硅片表面上生成一个紧密压缩的多硅电极网格，通过光电效益收集电荷。在过去的20多年里，ccd 图像传感器以其高灵敏性低噪声和宽的动态范围的优点占领了图像传感器市场。但是随着ccd应用范围的扩大，其缺点逐渐显露出来，首先是ccd光敏单元阵列难与驱动电路及信号处理电路单片集成，不易处理一些模拟和数字功能，这些功能包括模数转换器、精密放大器、存储器、运算单元等元件的功能，其次ccd阵列驱动的脉冲复杂，需要使用相对高的工作电压，不能与深亚微米超大规模集成电路（vlsi）技术兼容，而且ccd功耗大的缺点严重限制了其在便携电子设备上的应用。mos图像传感器的概念最早出现在20世纪60年代，但当时由于大规模集成电路工艺的限制未能进行研究。随着超大规模集成电路和微细加工技术的发展，最近人们已经成功将图像传感器，模数转换电路，图像处理电路等模块集成在一块cmos图像传感器芯片上，以达到低功耗，高性能，高集成度和高可靠性，并且大大降低系统成本和面积，cmos图像传感器开始突破原来成像质量差的缺点，逐渐成为图像传感器领域的研究热点。
2.集成a/d转换器的分类
任何a/d转换器都具有抽样、量化和编码的基本功能。抽样使模拟信号在时间上离散化使之变为抽样信号；量化则是将抽样信号的幅度离散化使之变成数字信号；编码是将数字信号最终表示成为数字系统所能接受的形式，如何实现这三个基本功能就决定了a/d转换器的结构和功能。按照对信号的处理方式上来分，a/d转换器可以分为并行处理a/d转换器和串行处理a/d转换器两大类。并行结构处理速度较快，结构较复杂，串行a/d转换器结构简单，处理速度较慢。如果根据量化编码方式的不同，可以分为采用nyquist频率采样并均匀量化的pcm型a/d转换器和采用增量调制的过采样型a/d转换器。
cmos图像传感器上使用的a/d转换器按照集成方式的不同可以分为三种主要类型，芯片级集成，列级集成和象素级集成。
2.1芯片级集成（chip level）
芯片级集成是整个传感器阵列使用一个高速a/d转换器。这种结构的优点是由于a/d转换器作为一个独立的单元放置在传感器阵列外，a/d转换器的面积不受很强的限制。缺点是由于a/d转换器的高转换速率会带来较大功耗，而且由于传感器阵列与a/d转换器单元之间数据传输的是模拟信号，不可避免会引入额外的噪声，影响整个系统性能。
2.1.1并行结构a/d转换器
并行结构a/d转换器主要由电阻分压器，比较器，编码器构成。它的工作原理是每一级都需要一个比较器和分压电阻，通过串联电阻来产生比较器的参考电压。比较器输出输入信号和参考电压的比较结果送到一个解码器解码后输出数字量。这种结构的主要优点是采样速度只受比较器速度的限制，因而采样速度快，是目前采样速度最高的a/d转换器。主要缺点是采用大量比较器，而且比较器的数目相对采样的精度呈指数增长，因而使芯片面积急剧增大，集成在cmos图像传感器芯片中的精度在8位左右。1998年美国学者loinaz，成功的将一个8位并行结构a/d转换器集成到图像传感器芯片中，工作在3.3v电压下，功耗为200mw。
为了克服并行结构带来的比较器过多，面积过大的问题，人们从面积和速度上进行折中，提出了一种半并行结构a/d转换器。半并行结构由高位和低位不同精度并行结构a/d转换器重构为一个a/d转换器，从高位和低位分别输出。半并行结构虽然速度是并行结构的二分之一，但比较器的数目也减少到原来的一半。smith等人的单片视频记录芯片里就采用了这种半并行结构的a/d转换器。
2.1.2流水线结构a/d转换器
流水线结构a/d转换器是流水线和半并行结构a/d转换器的结合。它通过流水线把整个采样过程分为若干级，每级由一个低精度半并行a/d转换器，一个d/a转换器和一个采样保持放大电路组成，每通过一级输出数字量，同时信号减掉输出数字信号经过dac反馈回来的量送到下一级。这样每级采样1-2位，然后合起来一起并行输出。虽然这样采样速度受级数影响，需要经过若干时钟周期才能输出，但是由于采用了流水线结构，还是能达到很快的转换速度，同时有效的控制了面积和功耗。近年来，流水线结构a/d转换器被广泛应用在各种高速数据转换电路和cmos图像传感器芯片中。
2.2列级集成（column level）
列级集成是使用半并行的a/d转换器，通过集成一个中低速a/d转换器的阵列，每个a/d转换器只完成对一行或者几行象素的转换来实现对整个图像传感器模数转换的功能。列级a/d转换器的主要优点是可以使用简单中低速的a/d转换器。缺点是会使芯片版图布局变的更复杂。
2.2.1逐次逼近型a/d转换器
逐次逼近型a/d转换器可以提供8位到18位，速度最快在5msps左右的模数转换。它使用了一个比较器，一个采样保持电路，一个n位的dac，一个n位的移位寄存器和一个sar逻辑。这种结构利用数据不断通过环路逐次逼近的方法来达到所需要的精度。想要达到n位的精度就需要循环比较n个周期。这种循环利用结构的缺点是a/d转换器的采样速度较慢。优点是芯片面积小。这种类型a/d转换器的另一特点是电路的功耗随采样率成比例增加，而不像全并行和流水线类型a/d转换器的对应采样率有固定功耗。逐次比较型a/d转换器在r. panicacci等人的图像传感器芯片中成功的列级集成，并且得到了很好的应用效果。
2.2.2单边积分型a/d转换器
单边积分型a/d转换器可以提供高精度的模数转换，并且具有很好的噪声抑制。单边a/d转换器的工作原理是一个未知输入电路电压vin通过rc电路进行积分。积分结果vint与已知参考电压vref进行比较。已知积分后的电压vint比输入的vin电压和积分时间t成比例关系，即vint/vin和达到的积分时间成比例关系。所以可以根据tint等于vref所耗用的时间来确定vin的大小。
这种结构a/d转换器的制约因素是 的精度和rc的精度。因此参考电压，电阻和电容微小的变换都会影响转换精度。设计中成功使用了单边积分型a/d转换器与芯片进列级集成。
2.2.3周期型a/d转换器
周期型a/d转换器在原理上类似流水线结构a/d转换器。它在结构上相当于流水线 a/d转换器中的一阶，通过多周期调用达到所需要的精度。工作原理是输入信号在读入控制信号上升时被读入电路，然后在a/d转换器电路中被采样，结果存入寄存器输出，再通过一个dac后和原信号相减。剩余信号通过采样保持放大器，放大到原来大小，在反馈控制信号上升时进行下一次采样。这种周期性重复使用的结构降低了功耗，提供了中低速的模拟信号到数字信号的转换。1998年s. decker［8］教授在isscc会议上发表了采用该种结构a/d转换器，采用0.8 工艺，5v电压，用于256×256象素的图像传感器芯片。
2. 2.3象素级集成（pixel level）
象素级集成的特点是采用每个光电检测器（photodetector）或者几个光电检测器共用一个低速a/d转换器，大量低速a/d转换器并行工作达到一个高速a/d转换器的效果。象素级a/d转换器使得图像传感器中心与周边的通讯由模拟信号改变为数字信号，减少了原来模拟信号传输过程中信号的损失。象素级a/d转换器和象素传感器集成带来了图像传感器结构上的重复性，从而使图像传感器内部具有很多重复单元，因而具有可扩缩性。虽然象素级a/d转换器有着诸多优点，但是象素级a/d转换器由于集成在象素单元内，a/d转换器面积上受到填充率（fill factor）的限制，而且a/d转换器数目和传感器象素单元个数处在同一数量级上，所以象素级a/d转换器对功耗和面积的要求非常的苛刻，故而传统a/d转换器结构很难作为象素级a/d转换器与图像传感器集成。
图6就是一个使用了象素级a/d转换器的读出电路原理图，它由n×m的象素单元阵列，行解码器，高精度放大器和列地址解码/输出复选器组成。其中一个a/d转换器和多个光电检测器一起构成一个象素单元。
目前用于象素级的a/d转换器主要有fowler提出的过采样sigma-delta结构a/d转换器和yang提出的multi–channel–bit–serial（mcbs）结构a/d转换器。
2.3.1 精简型过采样sigma delta结构a/d转换器
过采样sigma-delta a/d转换器的特点是模拟部分比例少，精度要求低，（减小了vdd波动，器件匹配，kt/c噪声对电路性能的影响），数字部分比例大，比较适宜用标准cmos工艺实现。一阶过采样sigma-delta的结构简单、速度低、精度高，恰好满足了图像传感器对象素级a/d转换器的要求。一阶过采样sigma-delta结构a/d转换器原理如图7所示。
输入信号过采样后经过积分器积分，然后通过量化器反馈回输入端，同时输出量化后的数字信号，数字信号经过梳状滤波器降频到nyquist频率。
fowler利用sigma-delta a/d转换器得思想对传统sigma-delta a/d转换器进行改进，精简了电路，提出的cmos象素级集成的精简型sigma-delta a/d转换器电路。
它的一个单元采用了四个光电检测器和一个象素级a/d转换器，并且通过17只管子来实现。工作时，由于感光后光电二极管产生了光电荷，光电荷储存在光电二极管节电容中产生了节点电压，转换器通过被复选器选中一个光电二极管，被选光电二极管的节电压通过受时钟控制比较器被量化。
该设计中比较器工作于亚阈值区以减少功耗和噪声，增加增益，并且减小d/a转换器中的漏电流。偏置电流也被设置成能够够完成所需要采样率的足够小值，。这一位的d/a转换器是通过一个模拟信号移位寄存器来实现。
于数字部分比较复杂，占用的面积大，fowler只把sigma-delta a/d转换器的模拟部分集成与图像传感器芯片中，而把数字部分放在片外。这种做法缩小了芯片面积，但是过采样会导致输出数据量巨大，由于数字部分设置在片外，这样对于大尺寸或者高速cmos图像传感器芯片，需要很高的i/o带宽，所以限制了它的应用范围。
2.3.2 mcbs结构a/d转换器
传统的位并行（bit parallel）和位串行（bit serial）a/d转换技术在面积，功耗上的限制无法做为象素级集成的a/d转换器使用。1998年stanford 大学的学者david yang提出了第一种nyquist率的mcbs（multi-channel-bit serial） 结构的象素级a/d转换器，它的采样频率只有信号频率的2倍，所以不会有信号输出数据量过大的问题。它由象素单元电路和芯片级电路组成，每一个象素单元采用了一个比较器和一个锁存器构成。而所有象素单元共用一个有限状态机电路和一个m位的dac电路。
转换原理是通过研究编码表找出各位的规律，以对一个在0～1之间的输入信号进行3位的gray码为例，判断msb位只需将输入信号与1/2进行比较，判断lsb位需要将信号与1/8，3/8，5/8，7/8进行比较。这种比较在并行结构a/d里是以同时比较的方式实现。我们这里通过多时钟实现对各位的串行比较。
通过有限状态机提供的一个台阶上升的ramp信号与输入模拟信号经过多时钟周期的串行多位比较，3位精度的a/d转换器，求出最高位需要一个时钟周期，求出次高位需要二个时钟周期，最低位需要四个时钟周期，各位的结果送入由有限状态机提供的bitx信号控制的锁存器并串行输出。mcbs结构a/d转换器通过多周期的复用技术来来模拟全并行a/d转换器中的电阻分压与输入模拟信号的多位的并行比较，从而极大减小了a/d转换器面积，并且可以采用稳定的简单电路来实现。
yang的mcsb结构的a/d转换器使用了18个晶体管。
3.展望
soc技术的发展使cmos图像传感器在集成度高上的优越性上越来越体现出来，而集成a/d转换器是cmos图像传感器的中核心部件，世界各国科研工作者很早就开始了这一领域的研究工作。美国的stanford大学早在上世纪90年代初就开始了该领域的研究并且在象素级a/d转换器方面取得了丰硕的成果。我们中国科学院微电子研究所虽然起步比较晚，但通过不懈的努力，已在列级和芯片级a/d转换器方面取得了一定的研究成果。目前，该领域主要有以下几个研究方向。
3.1低电压
集成电路设计已经进入深亚微米时代，最小线宽从0.25 到0.18 到现在的0.13 ，供电电压也降低到2.5v，1.3v，甚至1v以下，这给数字电路的设计带来了很大帮助，低电压意味着低功耗，但这对于模拟电路设计却是很大的挑战。如何保持低电压下，让a/d转换器正常的工作，提高模拟信号的动态范围和信噪比，已经成为今后研究的热点问题。
3.2低功耗
主要用在便携设备上的图像传感器芯片对芯片的功耗的要求尤其苛刻，象素级和列级集成的a/d转换器的功耗大小将会大大影响到整个芯片的功耗。所以如何更好的控制a/d转换器的功耗，降低整个系统的功耗，从而延长便携视频系统的电池使用时间，是模拟集成电路设计者所需要考虑的主要问题之一。
3.3提高转换精度和速度
新一代视频技术和3d视频技术的提出，对视频的画面质量有了更高的要求，而a/d转换器的转换精度和速度影响视频画面质量的关键因素。视频播放的帧数受制于转换速度，而视频的画质则受转换精度的影响。如何开发出高速高精度的图像传感器用a/d转换器，从而满足不断增长的高画质数字视频的要求，也成为当今一个迫切需要解决的问题。
移动端区块链IM即时通讯直播平台系统APP开发的技术特征
stm32单片机用什么软件编程
电子芯闻早报：新诺基亚回归，优势在哪儿
中国科协创新服务中心主任到华进调研
区块链技术的难点及发展机遇
精简型Sigma-Delta A/D转换器电路的特此安及应用分析
《质量效应：仙女座》制作人表示暂时不推VR版
数码管的基本概念、分类、技术发展及市场趋势
健身房中的智能显示屏，开启智慧健身的新模式
中分召开2021年度自动化规划工作动员会
AI智能体使用日常语言生成解释其行为的原理
浅析物联网技术在不同工作领域提供的好处
苹果电池续航能力最低手机出现？
MP277面板端的设置
前置放大器怎么接？
关于体内活细胞的三维影像的研究分析
还在和某团合作的商家看过来
微信上线“圈子”功能 体验到底如何
拓普集团官宣突破空气悬架核心技术，产品于11月正式量产
传统渔业与物联网结合 极大力度促进了渔业的发展
随着半导体制造技术，多媒体技术的迅速发展，图像传感器作为数码相机，摄像头等图像获取设备的核心部件正在成为当前和未来研究的重点。按照类型来分图像传感器主要可以分为ccd型和cmos型。ccd（charged coupled device）技术由在贝尔实验室在1969年首先提出，至今已有25年的历史。它是利用一个特殊的vlsi工艺，在硅片表面上生成一个紧密压缩的多硅电极网格，通过光电效益收集电荷。在过去的20多年里，ccd 图像传感器以其高灵敏性低噪声和宽的动态范围的优点占领了图像传感器市场。但是随着ccd应用范围的扩大，其缺点逐渐显露出来，首先是ccd光敏单元阵列难与驱动电路及信号处理电路单片集成，不易处理一些模拟和数字功能，这些功能包括模数转换器、精密放大器、存储器、运算单元等元件的功能，其次ccd阵列驱动的脉冲复杂，需要使用相对高的工作电压，不能与深亚微米超大规模集成电路（vlsi）技术兼容，而且ccd功耗大的缺点严重限制了其在便携电子设备上的应用。mos图像传感器的概念最早出现在20世纪60年代，但当时由于大规模集成电路工艺的限制未能进行研究。随着超大规模集成电路和微细加工技术的发展，最近人们已经成功将图像传感器，模数转换电路，图像处理电路等模块集成在一块cmos图像传感器芯片上，以达到低功耗，高性能，高集成度和高可靠性，并且大大降低系统成本和面积，cmos图像传感器开始突破原来成像质量差的缺点，逐渐成为图像传感器领域的研究热点。
2.集成a/d转换器的分类
任何a/d转换器都具有抽样、量化和编码的基本功能。抽样使模拟信号在时间上离散化使之变为抽样信号；量化则是将抽样信号的幅度离散化使之变成数字信号；编码是将数字信号最终表示成为数字系统所能接受的形式，如何实现这三个基本功能就决定了a/d转换器的结构和功能。按照对信号的处理方式上来分，a/d转换器可以分为并行处理a/d转换器和串行处理a/d转换器两大类。并行结构处理速度较快，结构较复杂，串行a/d转换器结构简单，处理速度较慢。如果根据量化编码方式的不同，可以分为采用nyquist频率采样并均匀量化的pcm型a/d转换器和采用增量调制的过采样型a/d转换器。
cmos图像传感器上使用的a/d转换器按照集成方式的不同可以分为三种主要类型，芯片级集成，列级集成和象素级集成。
2.1芯片级集成（chip level）
芯片级集成是整个传感器阵列使用一个高速a/d转换器。这种结构的优点是由于a/d转换器作为一个独立的单元放置在传感器阵列外，a/d转换器的面积不受很强的限制。缺点是由于a/d转换器的高转换速率会带来较大功耗，而且由于传感器阵列与a/d转换器单元之间数据传输的是模拟信号，不可避免会引入额外的噪声，影响整个系统性能。
2.1.1并行结构a/d转换器
并行结构a/d转换器主要由电阻分压器，比较器，编码器构成。它的工作原理是每一级都需要一个比较器和分压电阻，通过串联电阻来产生比较器的参考电压。比较器输出输入信号和参考电压的比较结果送到一个解码器解码后输出数字量。这种结构的主要优点是采样速度只受比较器速度的限制，因而采样速度快，是目前采样速度最高的a/d转换器。主要缺点是采用大量比较器，而且比较器的数目相对采样的精度呈指数增长，因而使芯片面积急剧增大，集成在cmos图像传感器芯片中的精度在8位左右。1998年美国学者loinaz，成功的将一个8位并行结构a/d转换器集成到图像传感器芯片中，工作在3.3v电压下，功耗为200mw。
为了克服并行结构带来的比较器过多，面积过大的问题，人们从面积和速度上进行折中，提出了一种半并行结构a/d转换器。半并行结构由高位和低位不同精度并行结构a/d转换器重构为一个a/d转换器，从高位和低位分别输出。半并行结构虽然速度是并行结构的二分之一，但比较器的数目也减少到原来的一半。smith等人的单片视频记录芯片里就采用了这种半并行结构的a/d转换器。
2.1.2流水线结构a/d转换器
流水线结构a/d转换器是流水线和半并行结构a/d转换器的结合。它通过流水线把整个采样过程分为若干级，每级由一个低精度半并行a/d转换器，一个d/a转换器和一个采样保持放大电路组成，每通过一级输出数字量，同时信号减掉输出数字信号经过dac反馈回来的量送到下一级。这样每级采样1-2位，然后合起来一起并行输出。虽然这样采样速度受级数影响，需要经过若干时钟周期才能输出，但是由于采用了流水线结构，还是能达到很快的转换速度，同时有效的控制了面积和功耗。近年来，流水线结构a/d转换器被广泛应用在各种高速数据转换电路和cmos图像传感器芯片中。
2.2列级集成（column level）
列级集成是使用半并行的a/d转换器，通过集成一个中低速a/d转换器的阵列，每个a/d转换器只完成对一行或者几行象素的转换来实现对整个图像传感器模数转换的功能。列级a/d转换器的主要优点是可以使用简单中低速的a/d转换器。缺点是会使芯片版图布局变的更复杂。
2.2.1逐次逼近型a/d转换器
逐次逼近型a/d转换器可以提供8位到18位，速度最快在5msps左右的模数转换。它使用了一个比较器，一个采样保持电路，一个n位的dac，一个n位的移位寄存器和一个sar逻辑。这种结构利用数据不断通过环路逐次逼近的方法来达到所需要的精度。想要达到n位的精度就需要循环比较n个周期。这种循环利用结构的缺点是a/d转换器的采样速度较慢。优点是芯片面积小。这种类型a/d转换器的另一特点是电路的功耗随采样率成比例增加，而不像全并行和流水线类型a/d转换器的对应采样率有固定功耗。逐次比较型a/d转换器在r. panicacci等人的图像传感器芯片中成功的列级集成，并且得到了很好的应用效果。
2.2.2单边积分型a/d转换器
单边积分型a/d转换器可以提供高精度的模数转换，并且具有很好的噪声抑制。单边a/d转换器的工作原理是一个未知输入电路电压vin通过rc电路进行积分。积分结果vint与已知参考电压vref进行比较。已知积分后的电压vint比输入的vin电压和积分时间t成比例关系，即vint/vin和达到的积分时间成比例关系。所以可以根据tint等于vref所耗用的时间来确定vin的大小。
这种结构a/d转换器的制约因素是 的精度和rc的精度。因此参考电压，电阻和电容微小的变换都会影响转换精度。设计中成功使用了单边积分型a/d转换器与芯片进列级集成。
2.2.3周期型a/d转换器
周期型a/d转换器在原理上类似流水线结构a/d转换器。它在结构上相当于流水线 a/d转换器中的一阶，通过多周期调用达到所需要的精度。工作原理是输入信号在读入控制信号上升时被读入电路，然后在a/d转换器电路中被采样，结果存入寄存器输出，再通过一个dac后和原信号相减。剩余信号通过采样保持放大器，放大到原来大小，在反馈控制信号上升时进行下一次采样。这种周期性重复使用的结构降低了功耗，提供了中低速的模拟信号到数字信号的转换。1998年s. decker［8］教授在isscc会议上发表了采用该种结构a/d转换器，采用0.8 工艺，5v电压，用于256×256象素的图像传感器芯片。
2. 2.3象素级集成（pixel level）
象素级集成的特点是采用每个光电检测器（photodetector）或者几个光电检测器共用一个低速a/d转换器，大量低速a/d转换器并行工作达到一个高速a/d转换器的效果。象素级a/d转换器使得图像传感器中心与周边的通讯由模拟信号改变为数字信号，减少了原来模拟信号传输过程中信号的损失。象素级a/d转换器和象素传感器集成带来了图像传感器结构上的重复性，从而使图像传感器内部具有很多重复单元，因而具有可扩缩性。虽然象素级a/d转换器有着诸多优点，但是象素级a/d转换器由于集成在象素单元内，a/d转换器面积上受到填充率（fill factor）的限制，而且a/d转换器数目和传感器象素单元个数处在同一数量级上，所以象素级a/d转换器对功耗和面积的要求非常的苛刻，故而传统a/d转换器结构很难作为象素级a/d转换器与图像传感器集成。
图6就是一个使用了象素级a/d转换器的读出电路原理图，它由n×m的象素单元阵列，行解码器，高精度放大器和列地址解码/输出复选器组成。其中一个a/d转换器和多个光电检测器一起构成一个象素单元。
目前用于象素级的a/d转换器主要有fowler提出的过采样sigma-delta结构a/d转换器和yang提出的multi–channel–bit–serial（mcbs）结构a/d转换器。
2.3.1 精简型过采样sigma delta结构a/d转换器
过采样sigma-delta a/d转换器的特点是模拟部分比例少，精度要求低，（减小了vdd波动，器件匹配，kt/c噪声对电路性能的影响），数字部分比例大，比较适宜用标准cmos工艺实现。一阶过采样sigma-delta的结构简单、速度低、精度高，恰好满足了图像传感器对象素级a/d转换器的要求。一阶过采样sigma-delta结构a/d转换器原理如图7所示。
输入信号过采样后经过积分器积分，然后通过量化器反馈回输入端，同时输出量化后的数字信号，数字信号经过梳状滤波器降频到nyquist频率。
fowler利用sigma-delta a/d转换器得思想对传统sigma-delta a/d转换器进行改进，精简了电路，提出的cmos象素级集成的精简型sigma-delta a/d转换器电路。
它的一个单元采用了四个光电检测器和一个象素级a/d转换器，并且通过17只管子来实现。工作时，由于感光后光电二极管产生了光电荷，光电荷储存在光电二极管节电容中产生了节点电压，转换器通过被复选器选中一个光电二极管，被选光电二极管的节电压通过受时钟控制比较器被量化。
该设计中比较器工作于亚阈值区以减少功耗和噪声，增加增益，并且减小d/a转换器中的漏电流。偏置电流也被设置成能够够完成所需要采样率的足够小值，。这一位的d/a转换器是通过一个模拟信号移位寄存器来实现。
于数字部分比较复杂，占用的面积大，fowler只把sigma-delta a/d转换器的模拟部分集成与图像传感器芯片中，而把数字部分放在片外。这种做法缩小了芯片面积，但是过采样会导致输出数据量巨大，由于数字部分设置在片外，这样对于大尺寸或者高速cmos图像传感器芯片，需要很高的i/o带宽，所以限制了它的应用范围。
2.3.2 mcbs结构a/d转换器
传统的位并行（bit parallel）和位串行（bit serial）a/d转换技术在面积，功耗上的限制无法做为象素级集成的a/d转换器使用。1998年stanford 大学的学者david yang提出了第一种nyquist率的mcbs（multi-channel-bit serial） 结构的象素级a/d转换器，它的采样频率只有信号频率的2倍，所以不会有信号输出数据量过大的问题。它由象素单元电路和芯片级电路组成，每一个象素单元采用了一个比较器和一个锁存器构成。而所有象素单元共用一个有限状态机电路和一个m位的dac电路。
转换原理是通过研究编码表找出各位的规律，以对一个在0～1之间的输入信号进行3位的gray码为例，判断msb位只需将输入信号与1/2进行比较，判断lsb位需要将信号与1/8，3/8，5/8，7/8进行比较。这种比较在并行结构a/d里是以同时比较的方式实现。我们这里通过多时钟实现对各位的串行比较。
通过有限状态机提供的一个台阶上升的ramp信号与输入模拟信号经过多时钟周期的串行多位比较，3位精度的a/d转换器，求出最高位需要一个时钟周期，求出次高位需要二个时钟周期，最低位需要四个时钟周期，各位的结果送入由有限状态机提供的bitx信号控制的锁存器并串行输出。mcbs结构a/d转换器通过多周期的复用技术来来模拟全并行a/d转换器中的电阻分压与输入模拟信号的多位的并行比较，从而极大减小了a/d转换器面积，并且可以采用稳定的简单电路来实现。
yang的mcsb结构的a/d转换器使用了18个晶体管。
3.展望
soc技术的发展使cmos图像传感器在集成度高上的优越性上越来越体现出来，而集成a/d转换器是cmos图像传感器的中核心部件，世界各国科研工作者很早就开始了这一领域的研究工作。美国的stanford大学早在上世纪90年代初就开始了该领域的研究并且在象素级a/d转换器方面取得了丰硕的成果。我们中国科学院微电子研究所虽然起步比较晚，但通过不懈的努力，已在列级和芯片级a/d转换器方面取得了一定的研究成果。目前，该领域主要有以下几个研究方向。
3.1低电压
集成电路设计已经进入深亚微米时代，最小线宽从0.25 到0.18 到现在的0.13 ，供电电压也降低到2.5v，1.3v，甚至1v以下，这给数字电路的设计带来了很大帮助，低电压意味着低功耗，但这对于模拟电路设计却是很大的挑战。如何保持低电压下，让a/d转换器正常的工作，提高模拟信号的动态范围和信噪比，已经成为今后研究的热点问题。
3.2低功耗
主要用在便携设备上的图像传感器芯片对芯片的功耗的要求尤其苛刻，象素级和列级集成的a/d转换器的功耗大小将会大大影响到整个芯片的功耗。所以如何更好的控制a/d转换器的功耗，降低整个系统的功耗，从而延长便携视频系统的电池使用时间，是模拟集成电路设计者所需要考虑的主要问题之一。
3.3提高转换精度和速度
新一代视频技术和3d视频技术的提出，对视频的画面质量有了更高的要求，而a/d转换器的转换精度和速度影响视频画面质量的关键因素。视频播放的帧数受制于转换速度，而视频的画质则受转换精度的影响。如何开发出高速高精度的图像传感器用a/d转换器，从而满足不断增长的高画质数字视频的要求，也成为当今一个迫切需要解决的问题。
移动端区块链IM即时通讯直播平台系统APP开发的技术特征
stm32单片机用什么软件编程
电子芯闻早报：新诺基亚回归，优势在哪儿
中国科协创新服务中心主任到华进调研
区块链技术的难点及发展机遇
精简型Sigma-Delta A/D转换器电路的特此安及应用分析
《质量效应：仙女座》制作人表示暂时不推VR版
数码管的基本概念、分类、技术发展及市场趋势
健身房中的智能显示屏，开启智慧健身的新模式
中分召开2021年度自动化规划工作动员会
AI智能体使用日常语言生成解释其行为的原理
浅析物联网技术在不同工作领域提供的好处
苹果电池续航能力最低手机出现？
MP277面板端的设置
前置放大器怎么接？
关于体内活细胞的三维影像的研究分析
还在和某团合作的商家看过来
微信上线“圈子”功能 体验到底如何
拓普集团官宣突破空气悬架核心技术，产品于11月正式量产
传统渔业与物联网结合 极大力度促进了渔业的发展