时钟分配芯片AD9510在高速并行数据采集中有哪些应用
1 经典采样理论
模拟世界与数字世界相互转换的理论基础是抽样定理。抽样定理告诉我们，如果是带限的连续信号，且样本取得足够密(采样率ωs≥2ωm)，那么该信号就能唯一地由其样本值来表征，且能从这些样本值完全恢复出原信号。连续时间冲激串抽样如图1所示，其时域波形和相应的频谱如图2所示。
根据采样定理，如果样本点取得不足(ωs<2ωm，即欠采样)，信号的频谱将发生混叠，如图3所示。所以如果要完整地恢复信号，必须保证足够的采样点。
2 多片adc采样方式
单片adc采样是最常见的。调理过的信号通过单片adc芯片转换成数字信号，供给后续电路进行数字处理。这种采样方式对于一般应用的场合是可以满足要求的，而且器件连接简单，成本低。而在高速采样的场合，只有提高单片adc芯片的采样率才能满足要求。然而，通常高速adc芯片都是很昂贵的；而且由于设计制造工艺，以及存储器读写速度的限制，不可能无限制地提高单片adc的采样率。这就严重限制了单片adc在高速采样系统中的应用。本文采用多片adc并行采样的方式来提高系统的实时采样率。
多片adc芯片并行采样的方式可以弥补单片adc芯片采样率低的不足。通过对adc芯片时钟的精确控制，可使采样系统在单位时间内获得更多的样本信息。理论上，如果单片adc芯片的采样速率是f，那么通过m片adc芯片的并行采样，可以实现m·f的采样率。多片adc并行采样的结构框图如图4所示。
3 系统实现及时钟芯片配置
如上所述，利用m片adc芯片理论上可以把采样率提高到单片adc的m倍。那么利用4片采样率为250 msps的adc芯片ad9481，可以把采样率提高到1 msps水平。其中时钟芯片的配置是设计的重要环节。
ad9510是有美国模拟半导体公司推出的一款精确时钟分配芯片。它具有2路1．6 ghz的差分时钟输入、8路时钟输出以及片上pll核。其中，包括4路独立的1．2 ghz lvpecl时钟输出。另外4路独立的时钟输出可设置成lvds或cmos：设置成lvds输出时，频率可以达到800 mhz；设置成cmos输出时，频率可以达到250 mhz。同时，该款芯片还能通过spi串行编程来控制输出时钟间的相位延迟，且抖动和相位噪声极低。
ad9510时钟芯片的配置如图5所示。其中，1、2引脚为pll时钟参考输入。16脚内部接30 kω的下拉电阻，可以通过编程实现复位、同步和下拉。如果该脚悬空，默认作复位用，所以通常接1 kω电阻接地。18～21脚为与mcu的串行通信口。通过串行方式，可以对芯片进行设置。其中，通过49h到57h中奇数寄存器的配置，可以实现对每个通道相位的控制。每个分频通道有4位的相位偏移控制和1位起始控制。在同步脉冲来临后，相位延时字决定分频输出等待多少个输入时钟周期。相位延时的起始位决定输出是从低电平开始，还是从高电平开始。这样，通过对不同输出通道参数的控制，可以很容易实现通道间相位的90°偏移。4通道各90°相位偏移如图6所示。
将每个通道的输出设置为4分频和50％占空比。把通道1设置为低电平起始，0输入时钟延时；把输出通道2设置为低电平起始，1个输入时钟延时；把输出通道3设置为低电平起始，2个输入时钟延时；把输出通道4设置为低电平起始，3个输入时钟延时。这样就实现了图6中相位相差90°的4通道输出。通过时钟芯片配置产生相差90°的采样时钟提供给4片采样芯片ad9481，可以使总的采样率达到1 gsps的水平。
KTV包房中如何摆放音响之八大法则
如何保障汽车信息娱乐和机群系统的热安全性
中国芯片发展高峰论坛召开在即
什么是物联网数据采集网关？物联网数据采集网关的特点
充电功率高达55W！魅族Super mCharge全新快充技术正式揭晓
时钟分配芯片AD9510在高速并行数据采集中有哪些应用
多路输出的使用方法
Android 12更新时间表
目前世界上最好的无线蓝牙音箱,Devialet Phantom评测
ICinsights：增长19%！三星再次成为全球最大半导体供应商
智能家居单品策略的过渡性
英国皇家空军“红箭”在珠海中国航展成功首秀
中国电信云手机搭载紫光展锐5G芯片
凯润工业谈梦想人AR技术在精密机械加工领域的应用
贸泽电子备货Amphenol Advanced Sensors的空气质量传感器评估板
YOBYBO Card20 Pro真无线耳机详细拆解报告
分析波轮洗衣机的进水控制过程
比亚迪“刀片电池”即将量产 相较于传统铁电池能量密度提升50%左右
智融科技SW2505H、SW3566H、SW2325通过UFCS融合快充功能认证
火山引擎视频云科技原力峰会于2月25日顺利召开
模拟世界与数字世界相互转换的理论基础是抽样定理。抽样定理告诉我们，如果是带限的连续信号，且样本取得足够密(采样率ωs≥2ωm)，那么该信号就能唯一地由其样本值来表征，且能从这些样本值完全恢复出原信号。连续时间冲激串抽样如图1所示，其时域波形和相应的频谱如图2所示。
根据采样定理，如果样本点取得不足(ωs<2ωm，即欠采样)，信号的频谱将发生混叠，如图3所示。所以如果要完整地恢复信号，必须保证足够的采样点。
2 多片adc采样方式
单片adc采样是最常见的。调理过的信号通过单片adc芯片转换成数字信号，供给后续电路进行数字处理。这种采样方式对于一般应用的场合是可以满足要求的，而且器件连接简单，成本低。而在高速采样的场合，只有提高单片adc芯片的采样率才能满足要求。然而，通常高速adc芯片都是很昂贵的；而且由于设计制造工艺，以及存储器读写速度的限制，不可能无限制地提高单片adc的采样率。这就严重限制了单片adc在高速采样系统中的应用。本文采用多片adc并行采样的方式来提高系统的实时采样率。
多片adc芯片并行采样的方式可以弥补单片adc芯片采样率低的不足。通过对adc芯片时钟的精确控制，可使采样系统在单位时间内获得更多的样本信息。理论上，如果单片adc芯片的采样速率是f，那么通过m片adc芯片的并行采样，可以实现m·f的采样率。多片adc并行采样的结构框图如图4所示。
3 系统实现及时钟芯片配置
如上所述，利用m片adc芯片理论上可以把采样率提高到单片adc的m倍。那么利用4片采样率为250 msps的adc芯片ad9481，可以把采样率提高到1 msps水平。其中时钟芯片的配置是设计的重要环节。
ad9510是有美国模拟半导体公司推出的一款精确时钟分配芯片。它具有2路1．6 ghz的差分时钟输入、8路时钟输出以及片上pll核。其中，包括4路独立的1．2 ghz lvpecl时钟输出。另外4路独立的时钟输出可设置成lvds或cmos：设置成lvds输出时，频率可以达到800 mhz；设置成cmos输出时，频率可以达到250 mhz。同时，该款芯片还能通过spi串行编程来控制输出时钟间的相位延迟，且抖动和相位噪声极低。
ad9510时钟芯片的配置如图5所示。其中，1、2引脚为pll时钟参考输入。16脚内部接30 kω的下拉电阻，可以通过编程实现复位、同步和下拉。如果该脚悬空，默认作复位用，所以通常接1 kω电阻接地。18～21脚为与mcu的串行通信口。通过串行方式，可以对芯片进行设置。其中，通过49h到57h中奇数寄存器的配置，可以实现对每个通道相位的控制。每个分频通道有4位的相位偏移控制和1位起始控制。在同步脉冲来临后，相位延时字决定分频输出等待多少个输入时钟周期。相位延时的起始位决定输出是从低电平开始，还是从高电平开始。这样，通过对不同输出通道参数的控制，可以很容易实现通道间相位的90°偏移。4通道各90°相位偏移如图6所示。
将每个通道的输出设置为4分频和50％占空比。把通道1设置为低电平起始，0输入时钟延时；把输出通道2设置为低电平起始，1个输入时钟延时；把输出通道3设置为低电平起始，2个输入时钟延时；把输出通道4设置为低电平起始，3个输入时钟延时。这样就实现了图6中相位相差90°的4通道输出。通过时钟芯片配置产生相差90°的采样时钟提供给4片采样芯片ad9481，可以使总的采样率达到1 gsps的水平。
KTV包房中如何摆放音响之八大法则
如何保障汽车信息娱乐和机群系统的热安全性
中国芯片发展高峰论坛召开在即
什么是物联网数据采集网关？物联网数据采集网关的特点
充电功率高达55W！魅族Super mCharge全新快充技术正式揭晓
时钟分配芯片AD9510在高速并行数据采集中有哪些应用
多路输出的使用方法
Android 12更新时间表
目前世界上最好的无线蓝牙音箱,Devialet Phantom评测
ICinsights：增长19%！三星再次成为全球最大半导体供应商
智能家居单品策略的过渡性
英国皇家空军“红箭”在珠海中国航展成功首秀
中国电信云手机搭载紫光展锐5G芯片
凯润工业谈梦想人AR技术在精密机械加工领域的应用
贸泽电子备货Amphenol Advanced Sensors的空气质量传感器评估板
YOBYBO Card20 Pro真无线耳机详细拆解报告
分析波轮洗衣机的进水控制过程
比亚迪“刀片电池”即将量产 相较于传统铁电池能量密度提升50%左右
智融科技SW2505H、SW3566H、SW2325通过UFCS融合快充功能认证
火山引擎视频云科技原力峰会于2月25日顺利召开