与UP兼容的8位高速ADC-MAX165/MAX166
与up兼容的8位高速adc-max165/max166
max165/166是8位高速（5µs)adc,它内部带有采样保持器,转换输出信号与µp兼容。由于内部带有高速采样保持电路,因此它级精确地测量高达50khz的信号。芯片采用逐次技术（successive apprximation technique)来达到快速转换和降低功耗。它采用单一+5v供电,内部有一个1.23v的能隙基准电压。
max165可对单极性信号（singleended)进行转换,max166可对差动信号（或叫双极性信号）进行转换,输入电压范围为0～2vref。 max165/166用片选信号cs和读信号rd可以很容易控制转换的开始和数据的读取。而信号busy则表示转换的开始与结束。由于转换数据以三态锁存的方式缓冲输出,因此max165/166能直接挂到µp的数据总线或系统i/o口上。max165/166的引脚如图1所示。内部原理框图如图2所示。
max165/166的主要性能参数如下： ●转换时间：µs; ●内部具有采样保持电路; ●精度：max165a/166a：±1/2lsb; max165b/166b：±1lsb ●50khz的信号带宽; ●内部1.23v的基准电压; ●单一+5v供电; ●100ns的数据读取时间; ●15mw的典型功耗 max165/166各引脚的作用为： cs：片选信号,低电平有效。当cs＝0时,表示选中该芯片。 rd：读信号,低电平有效。 refout：内部1.23v基准电压输出端。 mode：max166的方式选择端。当mode＝0时,adc处于异步转换方式mode＝1时,adc处于同步转换方式或rom接口方式。 busy：忙输出端。a/d转换开始时,busy变低;转换结束时,busy变为高电平。 clk：工作时钟引脚。 d7～d0：8条三态数据输出引脚。d7为高位,d0为低位。 dgnd：数字地。 agnd：模拟地。 refin：基准电压输入端,通常为1.23v。 vdd：电源输入端,通常为+5v。 ain：模拟输入端。 ain-：max166差动输入的负输入端。 ain+：max166差动输入的正输入端。 2. 工作原理
图2中,max165/166采用逐次逼近技术把一个被测模拟电压变为一个8位数字输出代码。一旦开始转换,max1645/166就用一个内部电容采样输入。采样保持如图3所示。a/d转换开始时,开关s1闭合,输入信号被采样。在cs和rd变低之后第3个时钟的下降沿,开关s1打开,输入信号被保持。保持电容ch要想充电至输入电压,必须等待最小两个时钟周期的时间。转换结束时,开关闭合,输入信号被采样。该采样保持器能采集电压上升率高达386mv/µs的模拟信号,因此其输入模拟信号频率可害50khz。模拟开关的特性将影响采样保持电容的充电速度。模拟输入信号源内阻应低于2kω,这样有利于降低噪声和直流误差的影响。在转换期间,应尽量减小外部噪声源的影响,因此转换期间不应对芯片进行读写操作。若转换时间远大于5µs,由于保持电容上的电荷轻微放电,将使转换精度略有下降。芯片上电后,内部dac被锁定到满度量程的一半,采样保持器上的输入电压与dac输出电压相比较,如果输入电压大于dac输出电压,dac的最高位为1,否则为0。每次比较后,逐次比较寄存器sar将保存预定的结果,并确定下一次比较。每次保存的结果都将送不能超过dac,8个比较周期后,将有8位数据存贮到sar中,这时模拟输入电压的大小将非常接近于dac的输出。转换完毕,转换数据在sar中以锁存的方式输出。同时,busy变为高电平,dac输出恢复为满度量程的一半,等待µp来读取 数据和进行下一次转换。
cs和rd逻辑信号用于对转换的初始化和从该芯片中读取数据。max165/166有两个通用接口方式：慢速存贮器接口方式（slow memory interface mode)和rom接口方式（rom interface mode)。另外,max166还有一种异步转换方式（asynchronous conversion mode),在该方式下,max166能进行连续的转换。
慢速存贮器接口时序图如图4所示。该方式用于和具有等待状态能力的µp接口（如8085a）,插入等待状态至少为5µs。当cs和rd为低电平时,对芯片进行了一次存贮器读操作,从而启动了一次转换,busy变低。通常,busy接不能超过µp的ready引脚,迫使µp进入待,在rd变低之后第止个时钟脉冲下降沿,采样保持器将把它所采样到的信号加以保持。转换结束时,busy信号变为高电平,新的转换数据将刷新输出缓冲存贮器。µp读取该数据即完成了对存贮器的读操作,max165/166的转换速度很快,因而它所引起的µp的插入等待时间不会太长。对于工作速度较快的µp,如8085a－2,在每一个指令周期开始后测试ready输入引脚的状态。为了可靠地插入一个等待周期,在指令周期开始前busy应变为低电平。8085a－2提供一个so状态信号接于max165/166rd输入引脚。当so引脚变低时,表示将有一个对max165/166的读操作。慢速存贮器接口方式连接图如图5所示。在这种方式下,实际上是利用rd和busy信号为作为与µp的“握手”信号,从而实现与µp的信息交换。
在rom方式,µp不需插入一个待状态,其时序如图6所示。当rd和cs为低电平时,读操作有效,上一次的转换数据被读取,同时开始新的转换。转换开始时,busy信号变为低电平,表示转换正在进行。在busy变为低电平以前而rd变为低电平以后第3个时钟的下降沿,t/h采样模拟信号。转换结束时,busy变为高电平。再一个读指令将该次转换的数据并启动下一次转换。注意,在busy恢复高是怦以前,rd和cs不能变低,否则不能启动转换,因此,只有在busy变为高电平以前,才可以对max165/166进行一次读操作。rom接口方式的连接图如图7所示。
如图max166的mode引脚为低电平,max166进入连续读方式（continuousconversion moe),rd和cs信号只用于从转换器中读取数据,该方式也叫异步转换方式,其时序如图8所示。在这种方式下,max166相当于µp的一个rom,其数据的读取将不受时钟的影响。在busy的上升沿,max166的输出锁存器的内容被刷新。当busy变高时,如果cs和rd为低电平。锁存器中的数据将不能被刷新,必须等到cs和rd变为高电平时,锁存器中的数据才能被刷新。 max166可以对差动信号进行转换,输入信号从ain+和ain-输入,差动输入电压范围为0～2vref,如果ain-接基准电压,ain+端输入电压范围为1.23～3.69v。max166的差动输入功能有利于抑制低频共模干扰。转换开始时,ain+处的电压被采样,该电压是以ain-处对地电压相对稳定。否则,将增加转换误差。转换期间若ain+发生变化,转换结果也将产生相同数量的误差。例如,在5µs的转换期间,如果有一个对地0.5v的60hz的共模干扰,在转换结果中将有小于0.1lsb的误差。共模干扰引起的误差随共模电压幅度和频率的增加而升高。 为了减小转换误差,max165/166要求基准源有小的直流和交流阻抗。max165/166的基准源分为内部基准源和外部基准源两种。外部基准源电路如图10所示。滤波电容可以有效地减小基准源的ac内阻。max165/166内部有一个1.23v的能隙基准电压,为了减小基准电压的内阻,通常在 refout端与地之间接一个钽电解或铝电解与一个0.1µf的瓷片电容并联。如果选用外部基准,可把refouat端接至vdd端,以禁止内部基准。
max1655/166既可使用内部时钟工作,也可使用外部时钟工作。当使用外部时钟时,外部振荡信号加在时钟引脚clk上,内部电路将该时钟二分频来作为内部时钟信号。clk引脚可由74hc系列或4000b系列芯片直接驱动,也可由一个ls系列ttl芯片通过一个5.6kω上拉电阻来驱动。外部时钟的占空比可在70/30和30/70之间变化。为了保证精度,时钟频率应低于4mhz。
如果在cl引脚的外部接一个rc 网络,如图11所示,则max165/166可使用其内部振荡频率。在每次转换期间,clk脚形成一个锯齿波。转换时,cclk通过rclk充电。转换结束时,通过一个内部开关放电。clk引脚通过一个内部开关与vdd相连,内部振荡器停止工作。使用内部振荡源具有硬件简单的优点,但其振荡频率受rclk和cclk大小的影响,因此芯片的转换时间将受温度、rclk及cclk的影响。
3. 单极性模数转换电路
图12为由max165/166组成的单极性模数转换电路。由于 max165/166的偏置误差和满度误差很小,大多数情况下不必考虑这些误差。如果需要调节这些误差,可按下列步骤进行： 1.偏置误差的调节：可以使用一个运算放大器来调节偏置误差,如图12所示。调节r5即可改变偏置误差的大小。该运入实际上是一个基准电压源,输出电压的大小由r5来调节。通过调节偏置,使得在输入信号为0v时,adc的输出码在00000000和00000001之间变化。 2. 满量程调节：满量程调节实际上是通过调节r3使ain脚电压为2.445v时,adc的输出码在11111110和1111111之间变化。 图12中,如果提高运放的输出电压,使其与模拟输入电压的最大值(+2.46v)相等,则模拟输入电压的范围将变为+2.46v～-2.46v,max165将由单极性转换变为双极性转换。soc开发平台360元 豪华单片机开发系统498元 单片机学习板138 无线nrf-9e5模块100元 s3c44b0 arm7开发板398元 genius nsp通用编程器260元 mini arm debugger330元 labtool-48uxp2800元 s3c2410 arm9开发板800 为了减小噪声,ain引脚和agnd引脚应尽量短,也可使用屏蔽电缆或双绞线。同时,应尽量减小adc地与信号源地的电位差,信号源内阻应低于2kω。线路板上的模拟地和数字地应采用一点接地的方法,电源和基准电压都应加旁路电容。
HDMI显示器的热插拔检测(HPD)电路设计
如何学习Python这一门语言
盘点三类典型场景，探寻商业WIFI路在何方？
隔空科技获德国莱茵TÜV ISO 26262功能安全管理体系认证证书！
通过使用定时器Blox PWM发生器提高控制频率解决隔离控制问题
与UP兼容的8位高速ADC-MAX165/MAX166
LED显示屏原材料价格同比大涨几乎超过30%
医院使用AI改善群体学习
三分钟告诉你：AVR单片机的熔丝与解锁
为什么欺骗是物联网的致命弱点
什么是分散加载文件？
华为鸿蒙手机OS开发者 Beta 版预计将在12月18日暂定开放
统信智能终端操作系统满足防疫管理需求多重系统安全保障
洗衣机如何防火
区块链能否解决消费者身份欺诈的问题
古瑞瓦特逆变器的主要技术指标及参数详解
5G时代即将来临 对家电领域有何影响
安森美收购了哪些公司 安森美产品线优势有哪些
中国制造Model 3性能数据强大 仅是售价328000
受折叠屏概念驱动,宜安科技股价应声上涨
max165/166是8位高速（5µs)adc,它内部带有采样保持器,转换输出信号与µp兼容。由于内部带有高速采样保持电路,因此它级精确地测量高达50khz的信号。芯片采用逐次技术（successive apprximation technique)来达到快速转换和降低功耗。它采用单一+5v供电,内部有一个1.23v的能隙基准电压。
max165可对单极性信号（singleended)进行转换,max166可对差动信号（或叫双极性信号）进行转换,输入电压范围为0～2vref。 max165/166用片选信号cs和读信号rd可以很容易控制转换的开始和数据的读取。而信号busy则表示转换的开始与结束。由于转换数据以三态锁存的方式缓冲输出,因此max165/166能直接挂到µp的数据总线或系统i/o口上。max165/166的引脚如图1所示。内部原理框图如图2所示。
max165/166的主要性能参数如下： ●转换时间：µs; ●内部具有采样保持电路; ●精度：max165a/166a：±1/2lsb; max165b/166b：±1lsb ●50khz的信号带宽; ●内部1.23v的基准电压; ●单一+5v供电; ●100ns的数据读取时间; ●15mw的典型功耗 max165/166各引脚的作用为： cs：片选信号,低电平有效。当cs＝0时,表示选中该芯片。 rd：读信号,低电平有效。 refout：内部1.23v基准电压输出端。 mode：max166的方式选择端。当mode＝0时,adc处于异步转换方式mode＝1时,adc处于同步转换方式或rom接口方式。 busy：忙输出端。a/d转换开始时,busy变低;转换结束时,busy变为高电平。 clk：工作时钟引脚。 d7～d0：8条三态数据输出引脚。d7为高位,d0为低位。 dgnd：数字地。 agnd：模拟地。 refin：基准电压输入端,通常为1.23v。 vdd：电源输入端,通常为+5v。 ain：模拟输入端。 ain-：max166差动输入的负输入端。 ain+：max166差动输入的正输入端。 2. 工作原理
图2中,max165/166采用逐次逼近技术把一个被测模拟电压变为一个8位数字输出代码。一旦开始转换,max1645/166就用一个内部电容采样输入。采样保持如图3所示。a/d转换开始时,开关s1闭合,输入信号被采样。在cs和rd变低之后第3个时钟的下降沿,开关s1打开,输入信号被保持。保持电容ch要想充电至输入电压,必须等待最小两个时钟周期的时间。转换结束时,开关闭合,输入信号被采样。该采样保持器能采集电压上升率高达386mv/µs的模拟信号,因此其输入模拟信号频率可害50khz。模拟开关的特性将影响采样保持电容的充电速度。模拟输入信号源内阻应低于2kω,这样有利于降低噪声和直流误差的影响。在转换期间,应尽量减小外部噪声源的影响,因此转换期间不应对芯片进行读写操作。若转换时间远大于5µs,由于保持电容上的电荷轻微放电,将使转换精度略有下降。芯片上电后,内部dac被锁定到满度量程的一半,采样保持器上的输入电压与dac输出电压相比较,如果输入电压大于dac输出电压,dac的最高位为1,否则为0。每次比较后,逐次比较寄存器sar将保存预定的结果,并确定下一次比较。每次保存的结果都将送不能超过dac,8个比较周期后,将有8位数据存贮到sar中,这时模拟输入电压的大小将非常接近于dac的输出。转换完毕,转换数据在sar中以锁存的方式输出。同时,busy变为高电平,dac输出恢复为满度量程的一半,等待µp来读取 数据和进行下一次转换。
cs和rd逻辑信号用于对转换的初始化和从该芯片中读取数据。max165/166有两个通用接口方式：慢速存贮器接口方式（slow memory interface mode)和rom接口方式（rom interface mode)。另外,max166还有一种异步转换方式（asynchronous conversion mode),在该方式下,max166能进行连续的转换。
慢速存贮器接口时序图如图4所示。该方式用于和具有等待状态能力的µp接口（如8085a）,插入等待状态至少为5µs。当cs和rd为低电平时,对芯片进行了一次存贮器读操作,从而启动了一次转换,busy变低。通常,busy接不能超过µp的ready引脚,迫使µp进入待,在rd变低之后第止个时钟脉冲下降沿,采样保持器将把它所采样到的信号加以保持。转换结束时,busy信号变为高电平,新的转换数据将刷新输出缓冲存贮器。µp读取该数据即完成了对存贮器的读操作,max165/166的转换速度很快,因而它所引起的µp的插入等待时间不会太长。对于工作速度较快的µp,如8085a－2,在每一个指令周期开始后测试ready输入引脚的状态。为了可靠地插入一个等待周期,在指令周期开始前busy应变为低电平。8085a－2提供一个so状态信号接于max165/166rd输入引脚。当so引脚变低时,表示将有一个对max165/166的读操作。慢速存贮器接口方式连接图如图5所示。在这种方式下,实际上是利用rd和busy信号为作为与µp的“握手”信号,从而实现与µp的信息交换。
在rom方式,µp不需插入一个待状态,其时序如图6所示。当rd和cs为低电平时,读操作有效,上一次的转换数据被读取,同时开始新的转换。转换开始时,busy信号变为低电平,表示转换正在进行。在busy变为低电平以前而rd变为低电平以后第3个时钟的下降沿,t/h采样模拟信号。转换结束时,busy变为高电平。再一个读指令将该次转换的数据并启动下一次转换。注意,在busy恢复高是怦以前,rd和cs不能变低,否则不能启动转换,因此,只有在busy变为高电平以前,才可以对max165/166进行一次读操作。rom接口方式的连接图如图7所示。
如图max166的mode引脚为低电平,max166进入连续读方式（continuousconversion moe),rd和cs信号只用于从转换器中读取数据,该方式也叫异步转换方式,其时序如图8所示。在这种方式下,max166相当于µp的一个rom,其数据的读取将不受时钟的影响。在busy的上升沿,max166的输出锁存器的内容被刷新。当busy变高时,如果cs和rd为低电平。锁存器中的数据将不能被刷新,必须等到cs和rd变为高电平时,锁存器中的数据才能被刷新。 max166可以对差动信号进行转换,输入信号从ain+和ain-输入,差动输入电压范围为0～2vref,如果ain-接基准电压,ain+端输入电压范围为1.23～3.69v。max166的差动输入功能有利于抑制低频共模干扰。转换开始时,ain+处的电压被采样,该电压是以ain-处对地电压相对稳定。否则,将增加转换误差。转换期间若ain+发生变化,转换结果也将产生相同数量的误差。例如,在5µs的转换期间,如果有一个对地0.5v的60hz的共模干扰,在转换结果中将有小于0.1lsb的误差。共模干扰引起的误差随共模电压幅度和频率的增加而升高。 为了减小转换误差,max165/166要求基准源有小的直流和交流阻抗。max165/166的基准源分为内部基准源和外部基准源两种。外部基准源电路如图10所示。滤波电容可以有效地减小基准源的ac内阻。max165/166内部有一个1.23v的能隙基准电压,为了减小基准电压的内阻,通常在 refout端与地之间接一个钽电解或铝电解与一个0.1µf的瓷片电容并联。如果选用外部基准,可把refouat端接至vdd端,以禁止内部基准。
max1655/166既可使用内部时钟工作,也可使用外部时钟工作。当使用外部时钟时,外部振荡信号加在时钟引脚clk上,内部电路将该时钟二分频来作为内部时钟信号。clk引脚可由74hc系列或4000b系列芯片直接驱动,也可由一个ls系列ttl芯片通过一个5.6kω上拉电阻来驱动。外部时钟的占空比可在70/30和30/70之间变化。为了保证精度,时钟频率应低于4mhz。
如果在cl引脚的外部接一个rc 网络,如图11所示,则max165/166可使用其内部振荡频率。在每次转换期间,clk脚形成一个锯齿波。转换时,cclk通过rclk充电。转换结束时,通过一个内部开关放电。clk引脚通过一个内部开关与vdd相连,内部振荡器停止工作。使用内部振荡源具有硬件简单的优点,但其振荡频率受rclk和cclk大小的影响,因此芯片的转换时间将受温度、rclk及cclk的影响。
3. 单极性模数转换电路
图12为由max165/166组成的单极性模数转换电路。由于 max165/166的偏置误差和满度误差很小,大多数情况下不必考虑这些误差。如果需要调节这些误差,可按下列步骤进行： 1.偏置误差的调节：可以使用一个运算放大器来调节偏置误差,如图12所示。调节r5即可改变偏置误差的大小。该运入实际上是一个基准电压源,输出电压的大小由r5来调节。通过调节偏置,使得在输入信号为0v时,adc的输出码在00000000和00000001之间变化。 2. 满量程调节：满量程调节实际上是通过调节r3使ain脚电压为2.445v时,adc的输出码在11111110和1111111之间变化。 图12中,如果提高运放的输出电压,使其与模拟输入电压的最大值(+2.46v)相等,则模拟输入电压的范围将变为+2.46v～-2.46v,max165将由单极性转换变为双极性转换。soc开发平台360元 豪华单片机开发系统498元 单片机学习板138 无线nrf-9e5模块100元 s3c44b0 arm7开发板398元 genius nsp通用编程器260元 mini arm debugger330元 labtool-48uxp2800元 s3c2410 arm9开发板800 为了减小噪声,ain引脚和agnd引脚应尽量短,也可使用屏蔽电缆或双绞线。同时,应尽量减小adc地与信号源地的电位差,信号源内阻应低于2kω。线路板上的模拟地和数字地应采用一点接地的方法,电源和基准电压都应加旁路电容。
HDMI显示器的热插拔检测(HPD)电路设计
如何学习Python这一门语言
盘点三类典型场景，探寻商业WIFI路在何方？
隔空科技获德国莱茵TÜV ISO 26262功能安全管理体系认证证书！
通过使用定时器Blox PWM发生器提高控制频率解决隔离控制问题
与UP兼容的8位高速ADC-MAX165/MAX166
LED显示屏原材料价格同比大涨几乎超过30%
医院使用AI改善群体学习
三分钟告诉你：AVR单片机的熔丝与解锁
为什么欺骗是物联网的致命弱点
什么是分散加载文件？
华为鸿蒙手机OS开发者 Beta 版预计将在12月18日暂定开放
统信智能终端操作系统满足防疫管理需求多重系统安全保障
洗衣机如何防火
区块链能否解决消费者身份欺诈的问题
古瑞瓦特逆变器的主要技术指标及参数详解
5G时代即将来临 对家电领域有何影响
安森美收购了哪些公司 安森美产品线优势有哪些
中国制造Model 3性能数据强大 仅是售价328000
受折叠屏概念驱动,宜安科技股价应声上涨