FPGA从Xilinx的7系列学起（15）
3.最基本的dsp资源
3.1 由fir滤波器谈起
随着各种应用复杂度的不断提升，传统的dsp和处理器的架构无法支持这么复杂的并行数据算法的需求。fpga却恰好能够满足这样的需求。fpga拥有大量的dsp计算单元能够帮助用户实现各种各样的复杂算法。拿fir滤波器举个例子。
如上图所示，这是一个典型的fir滤波器，第一个图是fir滤波器的公式，第二个图是fir滤波器的一个框图。可以看到，fir滤波器是线性时不变系统的卷积和公式。传统上，一个fir滤波器被画成一组并行乘法，并且所有馈送结果到单个加法器的架构。这个加法器通常被实现为一个加法器树，并且使用流水线以提高其性能。这种做法实现fir过滤器是最简单的，但它不是唯一可能实现方法。下面将比较一下传统dsp或者处理器的顺序处理和fpga并行处理两种方法。
在左边的传统dsp处理的方式上，它只有一个乘法器和加法器，只能通过数据、系数和所需要的时间去循环产生一个结果。这个处理过程将会非常慢，因为它要依靠乘法器和累加器的所需要调用的次数来产生一个结果。如上边左图所示，一个3960抽头的fir滤波器运行在一个1.2ghz的dsp处理器上，那么它只能有303ksps的能力。这个级别就很低了，只有k级。那么在右边的fpga的处理方式，相当数量dsp的处理单元能够同时进行所有的乘法操作，每个时钟都能够产生一个结果。这个3960个抽头的fir滤波器可以恰好放在一个包含了3960个dsp单元的virtex-7 xt的芯片中。尽管处理的频率也就是dsp处理器的1/2，但是增加的并行处理能力能够是fir滤波器能够达到600多msps的能力。虽然上图上最后所有乘法器的数据被同时送到了加法器的处理单元。实际上，这是需要一个流水线的加法器来最终产生想要的结果。实际上7系列的dsp单元包括了输入调整，流水线寄存器，专用的乘法器，操作控制单元，专用的加法器和级联路径。
输入调整包括预加器和输入流水线寄存器。流水线寄存器，在这个图中标记为z-1和z-2在几个地方，在dsp的单元内最大限度地提高性能。乘法器和加法器是在dsp片的主要组成部分。操作控制寄存器和专用多路复用器可以在一个dsp单元内选择不同的操作命令，从而增加了可编程性和灵活性。输入和输出级联路径（上图并未表示），允许通过使用专用和快速布线资源将多个dsp的单元被链接在一起，以形成更广泛和更复杂的功能。下次将讲述是如何在dsp单元中使用fir滤波器可以使用dsp片结构来实现的示例。
高端智能手机市场即将“悲剧”
英特尔新一代Cooper Lake服务器市场收窄
多功能食品检测仪的详细介绍
芯片的散热、发热等概念讨论
基于Omniverse的NVIDIA Isaac Sim现已发布公测版
FPGA从Xilinx的7系列学起（15）
激光甲烷/乙烷泄漏检测车的特点
电机轴承发热的要素及处理办法
如何利用SpringBoot+Redis BitMap实现签到与统计功能？
在PCBA加工中贴片机的重要特性
为什么数字信任在物联网中很重要？
富士X-Pro3复古旁轴无反相机评测 更加纯粹的摄影体验
微软谈AI愿景 让AI和云驱动一切
cuk电路matlab仿真
ATU非洲电信联盟、African Union非洲联盟及华为联合发布《非洲IPv6发展白皮书》
关于RX MCU如何读取Unique ID
低价还能享满减 GTX 1070追风限时促2599元
硅谷数模半导体的DisplayPort TCON接收芯片获V
网络面板接线步骤
背投电视的视角
3.1 由fir滤波器谈起
随着各种应用复杂度的不断提升，传统的dsp和处理器的架构无法支持这么复杂的并行数据算法的需求。fpga却恰好能够满足这样的需求。fpga拥有大量的dsp计算单元能够帮助用户实现各种各样的复杂算法。拿fir滤波器举个例子。
如上图所示，这是一个典型的fir滤波器，第一个图是fir滤波器的公式，第二个图是fir滤波器的一个框图。可以看到，fir滤波器是线性时不变系统的卷积和公式。传统上，一个fir滤波器被画成一组并行乘法，并且所有馈送结果到单个加法器的架构。这个加法器通常被实现为一个加法器树，并且使用流水线以提高其性能。这种做法实现fir过滤器是最简单的，但它不是唯一可能实现方法。下面将比较一下传统dsp或者处理器的顺序处理和fpga并行处理两种方法。
在左边的传统dsp处理的方式上，它只有一个乘法器和加法器，只能通过数据、系数和所需要的时间去循环产生一个结果。这个处理过程将会非常慢，因为它要依靠乘法器和累加器的所需要调用的次数来产生一个结果。如上边左图所示，一个3960抽头的fir滤波器运行在一个1.2ghz的dsp处理器上，那么它只能有303ksps的能力。这个级别就很低了，只有k级。那么在右边的fpga的处理方式，相当数量dsp的处理单元能够同时进行所有的乘法操作，每个时钟都能够产生一个结果。这个3960个抽头的fir滤波器可以恰好放在一个包含了3960个dsp单元的virtex-7 xt的芯片中。尽管处理的频率也就是dsp处理器的1/2，但是增加的并行处理能力能够是fir滤波器能够达到600多msps的能力。虽然上图上最后所有乘法器的数据被同时送到了加法器的处理单元。实际上，这是需要一个流水线的加法器来最终产生想要的结果。实际上7系列的dsp单元包括了输入调整，流水线寄存器，专用的乘法器，操作控制单元，专用的加法器和级联路径。
输入调整包括预加器和输入流水线寄存器。流水线寄存器，在这个图中标记为z-1和z-2在几个地方，在dsp的单元内最大限度地提高性能。乘法器和加法器是在dsp片的主要组成部分。操作控制寄存器和专用多路复用器可以在一个dsp单元内选择不同的操作命令，从而增加了可编程性和灵活性。输入和输出级联路径（上图并未表示），允许通过使用专用和快速布线资源将多个dsp的单元被链接在一起，以形成更广泛和更复杂的功能。下次将讲述是如何在dsp单元中使用fir滤波器可以使用dsp片结构来实现的示例。
高端智能手机市场即将“悲剧”
英特尔新一代Cooper Lake服务器市场收窄
多功能食品检测仪的详细介绍
芯片的散热、发热等概念讨论
基于Omniverse的NVIDIA Isaac Sim现已发布公测版
FPGA从Xilinx的7系列学起（15）
激光甲烷/乙烷泄漏检测车的特点
电机轴承发热的要素及处理办法
如何利用SpringBoot+Redis BitMap实现签到与统计功能？
在PCBA加工中贴片机的重要特性
为什么数字信任在物联网中很重要？
富士X-Pro3复古旁轴无反相机评测 更加纯粹的摄影体验
微软谈AI愿景 让AI和云驱动一切
cuk电路matlab仿真
ATU非洲电信联盟、African Union非洲联盟及华为联合发布《非洲IPv6发展白皮书》
关于RX MCU如何读取Unique ID
低价还能享满减 GTX 1070追风限时促2599元
硅谷数模半导体的DisplayPort TCON接收芯片获V
网络面板接线步骤
背投电视的视角