将ADC的虚拟通道数与DDC魔术相乘
umesh jayamohan
自从第一个单芯片、硅基模数转换器（adc）问世以来，adc一直跟上硅处理技术的快速发展。多年来，硅处理技术已经足够先进，现在可以经济地设计具有更强大数字处理功能的adc。早期的adc设计除了纠错和数字驱动器外，很少使用数字电路。新系列gsps（每秒千兆采样）转换器（也称为rf采样adc）采用先进的65 nm cmos技术，可以集成更多的数字处理能力，以增强adc的性能。
高采样率（在gsps领域）也带来了巨大的数据有效载荷（每秒比特数）。以双通道9680位、14.1 gsps/25 gsps/1 msps/820 msps双通道jesd500b模数转换器ad204为例。在 1.25 gsps 的最大采样速率下，adc 流
如此大量的数据将需要大量的lvds路由通道来提取数字数据。为了便于实现这种大吞吐量，采用了jesd204b标准。jesd204b是一种高速数据传输协议，采用8b/10b编码和加扰等功能，旨在提供足够的信号完整性。使用jesd204b标准，总吞吐量现在变为
使用jesd204b标准，数据吞吐量可以分布在四个高速串行通道上，每个通道上以12.5 gpbs的速度分配。将其与lvds接口进行比较，在lvds接口中，在大约1 gbps/通道的线速上限下，芯片将需要超过28对！
快速检查ad9680数据手册就会发现，在设置链路方面，有相当多的字母汤。早期lvds adc更容易实现，而新一代jesd204b adc则稍微复杂一些。当您考虑到内部数字下变频器（ddc）设置时，它们变得更加复杂。但是，adc设置主要由该字母表中的三个字母决定：
l = 每个jesd204b链路的通道数
m = 每个jesd204b链路的转换器数量
f = jesd204b链路中每帧数据的八位字节数
以ad9250为例，它是一款双通道14位、250 msps jesd204b模数转换器。图1显示了ad9250在默认设置下的框图。
图1.设置ad9250。
在此设置中，jesd204b链路（jesd204b发送器）非常简单，因为ad9250无需进行额外的数字处理。对于jesd204b链路，通道a变为转换器0 （m0），而通道 b 变为转换器 1 （m1），这意味着 m 的值变为 2。此设置的总线速为
将其与ad9680在1 gsps下的采样进行比较，但在本例中，在复杂（i/q）设置中使用两个数字下变频器。图2所示为ad9680，其中使用数字下变频器将1 gsps采样的数据抽取倍。这会产生输出采样率 （f外） 的 250 msps。
图2.设置ad9860-1000时，两个ddc设置为抽取4。
从图2可以清楚地看出，ad9680使用内部片内数字下变频器可以有效降低采样速率。由于每个ddc输出一个16位流，因此实际（物理）转换器位流现在与jesd204b字母汤的“m”参数解耦。根据标准，m 是每个链路的转换器数量。在修改后的方案中，m 现在成为称为虚拟转换器的参数。尽管ad9680实际上只有两个adc通道（a和b），但ddc处于复数输出模式时，现在有四个不同的（16位）数据流连接到jesd204b接口。对于jesd204b接口，现在看起来有四个（虚拟）转换器发送位流。因此，m = 4或转换器乘法行为。在这种情况下，输出线速率变为
ad9680的jesd204b接口的灵活性在这里变得显而易见，因为根据接收逻辑（asic或fpga）的线速可接受性，现在有两种选择。表1显示了图204所示ad9680设置中jesd2b接口的可用选项。
表 1.ad9680 adc的jesd204b输出接口的配置选项
# 虚拟
转换器 m
# 每个链路 l 的通道数 # 每帧八位字节 f 线速（千兆字节/通道）
4
4 2 5
2 4 10
对于像ad9680这样具有四个ddc的双通道adc，表2显示了可用于各种配置的虚拟转换器映射。
表 2.ad9680 adc的jesd204b输出接口的配置选项
支持的虚拟转换器数量
芯片工作模式 芯片q忽略 虚拟转换器映射
0 1 2 3 4 5 6 7
1 to 2 full bandwidth mode real or complex adc a samples adc b samples
unused
unused
unused
unused
unused unused
1 one ddc mode real (i only) ddc 0
i samples
unused unused
unused
unused
unused
unused
unused
2 one ddc mode complex (i/q) ddc 0
i samples
ddc 0
q
samples unused
unused
unused
unused
unused
unused
2 two ddc mode real (i only) ddc 0
i samples
ddc 1
i samples unused
unused
unused
unused
unused unused
4 two ddc mode complex (i/q) ddc 0
i samples
ddc 0
q samples ddc 1
i samples ddc 1
q
samples unused
unused
unused
unused
4 four ddc mode real (i only) ddc 0
i samples
ddc 1
i samples ddc 2
i samples ddc 3
i samples unused unused
unused
unused
8 four ddc mode complex (i/q) ddc 0
i samples
ddc 0
q samples ddc 1
i
samples
ddc 1
q samples
ddc 2
i
samples
ddc 2
q samples ddc 3
i sam 8
运算放大器输入失调电压的理解和产生原因
电机控制设计:用于BLDC的直流驱动器
巴拉德与潍柴集团签署历史性战略合作协议，以推进中国战略
为什么IC是方的晶圆却做成圆的
TMS320C6000扩展总线与MPC860的HPI接口设计
将ADC的虚拟通道数与DDC魔术相乘
瞬态电压产生的原因是什么，如何测试？
英特尔与百度在人工智能各领域应用的创新突破
新基建发展下,工业互联网安全问题有待解决
综合布线设计与施工培训教材
电流采样之无运算的放大器设计
对比小米，火拼性价比，这款智能猫眼门铃到底怎么样？
配置rw007 SPI WiFi模块的步骤教程
调心滚子轴承的加热方法与运转检测技巧
三电平apf有源滤波器的设计研究
安卓8.0开发者预览版发布：这些特性感觉无爱
EMI传导测试方案
三星计划在下周举行其虚拟Unpacked活动
一文解读Marvell完整的LED照明解决方案
“掐死”傅里叶：在不看任何数学公式的情况下理解傅里叶分析
自从第一个单芯片、硅基模数转换器（adc）问世以来，adc一直跟上硅处理技术的快速发展。多年来，硅处理技术已经足够先进，现在可以经济地设计具有更强大数字处理功能的adc。早期的adc设计除了纠错和数字驱动器外，很少使用数字电路。新系列gsps（每秒千兆采样）转换器（也称为rf采样adc）采用先进的65 nm cmos技术，可以集成更多的数字处理能力，以增强adc的性能。
高采样率（在gsps领域）也带来了巨大的数据有效载荷（每秒比特数）。以双通道9680位、14.1 gsps/25 gsps/1 msps/820 msps双通道jesd500b模数转换器ad204为例。在 1.25 gsps 的最大采样速率下，adc 流
如此大量的数据将需要大量的lvds路由通道来提取数字数据。为了便于实现这种大吞吐量，采用了jesd204b标准。jesd204b是一种高速数据传输协议，采用8b/10b编码和加扰等功能，旨在提供足够的信号完整性。使用jesd204b标准，总吞吐量现在变为
使用jesd204b标准，数据吞吐量可以分布在四个高速串行通道上，每个通道上以12.5 gpbs的速度分配。将其与lvds接口进行比较，在lvds接口中，在大约1 gbps/通道的线速上限下，芯片将需要超过28对！
快速检查ad9680数据手册就会发现，在设置链路方面，有相当多的字母汤。早期lvds adc更容易实现，而新一代jesd204b adc则稍微复杂一些。当您考虑到内部数字下变频器（ddc）设置时，它们变得更加复杂。但是，adc设置主要由该字母表中的三个字母决定：
l = 每个jesd204b链路的通道数
m = 每个jesd204b链路的转换器数量
f = jesd204b链路中每帧数据的八位字节数
以ad9250为例，它是一款双通道14位、250 msps jesd204b模数转换器。图1显示了ad9250在默认设置下的框图。
图1.设置ad9250。
在此设置中，jesd204b链路（jesd204b发送器）非常简单，因为ad9250无需进行额外的数字处理。对于jesd204b链路，通道a变为转换器0 （m0），而通道 b 变为转换器 1 （m1），这意味着 m 的值变为 2。此设置的总线速为
将其与ad9680在1 gsps下的采样进行比较，但在本例中，在复杂（i/q）设置中使用两个数字下变频器。图2所示为ad9680，其中使用数字下变频器将1 gsps采样的数据抽取倍。这会产生输出采样率 （f外） 的 250 msps。
图2.设置ad9860-1000时，两个ddc设置为抽取4。
从图2可以清楚地看出，ad9680使用内部片内数字下变频器可以有效降低采样速率。由于每个ddc输出一个16位流，因此实际（物理）转换器位流现在与jesd204b字母汤的“m”参数解耦。根据标准，m 是每个链路的转换器数量。在修改后的方案中，m 现在成为称为虚拟转换器的参数。尽管ad9680实际上只有两个adc通道（a和b），但ddc处于复数输出模式时，现在有四个不同的（16位）数据流连接到jesd204b接口。对于jesd204b接口，现在看起来有四个（虚拟）转换器发送位流。因此，m = 4或转换器乘法行为。在这种情况下，输出线速率变为
ad9680的jesd204b接口的灵活性在这里变得显而易见，因为根据接收逻辑（asic或fpga）的线速可接受性，现在有两种选择。表1显示了图204所示ad9680设置中jesd2b接口的可用选项。
表 1.ad9680 adc的jesd204b输出接口的配置选项
# 虚拟
转换器 m
# 每个链路 l 的通道数 # 每帧八位字节 f 线速（千兆字节/通道）
4
4 2 5
2 4 10
对于像ad9680这样具有四个ddc的双通道adc，表2显示了可用于各种配置的虚拟转换器映射。
表 2.ad9680 adc的jesd204b输出接口的配置选项
支持的虚拟转换器数量
芯片工作模式 芯片q忽略 虚拟转换器映射
0 1 2 3 4 5 6 7
1 to 2 full bandwidth mode real or complex adc a samples adc b samples
unused
unused
unused
unused
unused unused
1 one ddc mode real (i only) ddc 0
i samples
unused unused
unused
unused
unused
unused
unused
2 one ddc mode complex (i/q) ddc 0
i samples
ddc 0
q
samples unused
unused
unused
unused
unused
unused
2 two ddc mode real (i only) ddc 0
i samples
ddc 1
i samples unused
unused
unused
unused
unused unused
4 two ddc mode complex (i/q) ddc 0
i samples
ddc 0
q samples ddc 1
i samples ddc 1
q
samples unused
unused
unused
unused
4 four ddc mode real (i only) ddc 0
i samples
ddc 1
i samples ddc 2
i samples ddc 3
i samples unused unused
unused
unused
8 four ddc mode complex (i/q) ddc 0
i samples
ddc 0
q samples ddc 1
i
samples
ddc 1
q samples
ddc 2
i
samples
ddc 2
q samples ddc 3
i sam 8
运算放大器输入失调电压的理解和产生原因
电机控制设计:用于BLDC的直流驱动器
巴拉德与潍柴集团签署历史性战略合作协议，以推进中国战略
为什么IC是方的晶圆却做成圆的
TMS320C6000扩展总线与MPC860的HPI接口设计
将ADC的虚拟通道数与DDC魔术相乘
瞬态电压产生的原因是什么，如何测试？
英特尔与百度在人工智能各领域应用的创新突破
新基建发展下,工业互联网安全问题有待解决
综合布线设计与施工培训教材
电流采样之无运算的放大器设计
对比小米，火拼性价比，这款智能猫眼门铃到底怎么样？
配置rw007 SPI WiFi模块的步骤教程
调心滚子轴承的加热方法与运转检测技巧
三电平apf有源滤波器的设计研究
安卓8.0开发者预览版发布：这些特性感觉无爱
EMI传导测试方案
三星计划在下周举行其虚拟Unpacked活动
一文解读Marvell完整的LED照明解决方案
“掐死”傅里叶：在不看任何数学公式的情况下理解傅里叶分析