为什么需要debug时钟频率 Debug时钟频率原理详解
1.为什么需要debug时钟频率
在芯片设计中，为了便于定位故障，有时候需要确认部分时钟频率是否正确，需要部分debug手段。常见的方式是：将时钟信号引到芯片管脚，通过仪器测量。这类方式必须要测量仪器，并且需要熟练使用，耗时较长。还有一种简单的方式，通过时钟计数的方式判断时钟频率是否正确。
2.debug时钟频率原理
本文以serdes用户侧并行接口的恢复时钟为例，说明一下如何判断serdes恢复时钟频率是否正常。
本文以host_clk（100mhz）时钟为基准时钟，进行判断。host_clk为100mhz，以serdes_clk为830.078125mhz进行分析
配置cfg_host_cnt_period为10000(10进制)，则在10000个host_clk周期里，serdes_clk应该跳变了8300781次。首先在host_clk时钟域下，存在递增循环计数host_clk_cnt，host_clk_cnt在0~cfg_hostcnt_period-1范围内递增，不断循环。在serdes_clk时钟域下，存在计数serdes_clk_cnt，serdes_clk_cnt不断递增，直到存在有效脉冲serdes_pulse则清零。
每次host_clk_cnt计数到cfg_hostcnt_period-1，则产生一个有效脉冲host_pulse。host_pulse通过脉冲跨时钟模块输出serdes_pulse。serdes_pulse下一个周期将serdes_clk_cnt清零，并且将serdes_clk_cnt当前值锁存到serdes_clk_period_cnt，serdes_clk_period_cnt通过跨时钟模块同步到host_clk时钟域并且送到host_clk下的配置读总线（配置读写总线通常是一个模块）。
此方法的精度虽然有限，但是却能很方便地判断时钟频率是否稳定，能够判断目标时钟频率范围。
详细解析PCB布局设计“排线的秘诀”
新能源车巨头争霸：深度解析比亚迪/特斯拉
关于RIGOL可编程直流电子负载DL3000的性能分析和应用
基于嵌入式linux和s32410平台的视频采集
自动驾驶的全球大结盟非常重要 对自动驾驶的未来发展影响深远
为什么需要debug时钟频率 Debug时钟频率原理详解
顺丰把持高端市场，京东快递挑战顺丰
王健林宣布万达彻底告别房地产!中国楼市要变天了吗?楼市背后究竟隐藏着什么?
曝iPhone SE 2进入生产验证最后阶段 3月如期发布成迷
剖析MELD报警信息提示/存储-解读FB651
基于SRAM结构FPGA逻辑资源的测试编程
关于腾讯的开源分布式存储系统DCache
丰田卡罗拉双擎，拥有EV电动、ECO节能、POWER动力三种驱动模式，车展实拍！
电流互感器的使用注意事项
高精度GPS航迹测量系统
设计实践：AWS物联网解决方案
5种前沿的点云分割网络
OnRobot一体化系统解决方案将机器人兼容性提升至新高度
开启游戏生活新方式 惠普新品燃爆游戏之魂
有关晶体管运作的背景知识
在芯片设计中，为了便于定位故障，有时候需要确认部分时钟频率是否正确，需要部分debug手段。常见的方式是：将时钟信号引到芯片管脚，通过仪器测量。这类方式必须要测量仪器，并且需要熟练使用，耗时较长。还有一种简单的方式，通过时钟计数的方式判断时钟频率是否正确。
2.debug时钟频率原理
本文以serdes用户侧并行接口的恢复时钟为例，说明一下如何判断serdes恢复时钟频率是否正常。
本文以host_clk（100mhz）时钟为基准时钟，进行判断。host_clk为100mhz，以serdes_clk为830.078125mhz进行分析
配置cfg_host_cnt_period为10000(10进制)，则在10000个host_clk周期里，serdes_clk应该跳变了8300781次。首先在host_clk时钟域下，存在递增循环计数host_clk_cnt，host_clk_cnt在0~cfg_hostcnt_period-1范围内递增，不断循环。在serdes_clk时钟域下，存在计数serdes_clk_cnt，serdes_clk_cnt不断递增，直到存在有效脉冲serdes_pulse则清零。
每次host_clk_cnt计数到cfg_hostcnt_period-1，则产生一个有效脉冲host_pulse。host_pulse通过脉冲跨时钟模块输出serdes_pulse。serdes_pulse下一个周期将serdes_clk_cnt清零，并且将serdes_clk_cnt当前值锁存到serdes_clk_period_cnt，serdes_clk_period_cnt通过跨时钟模块同步到host_clk时钟域并且送到host_clk下的配置读总线（配置读写总线通常是一个模块）。
此方法的精度虽然有限，但是却能很方便地判断时钟频率是否稳定，能够判断目标时钟频率范围。
详细解析PCB布局设计“排线的秘诀”
新能源车巨头争霸：深度解析比亚迪/特斯拉
关于RIGOL可编程直流电子负载DL3000的性能分析和应用
基于嵌入式linux和s32410平台的视频采集
自动驾驶的全球大结盟非常重要 对自动驾驶的未来发展影响深远
为什么需要debug时钟频率 Debug时钟频率原理详解
顺丰把持高端市场，京东快递挑战顺丰
王健林宣布万达彻底告别房地产!中国楼市要变天了吗?楼市背后究竟隐藏着什么?
曝iPhone SE 2进入生产验证最后阶段 3月如期发布成迷
剖析MELD报警信息提示/存储-解读FB651
基于SRAM结构FPGA逻辑资源的测试编程
关于腾讯的开源分布式存储系统DCache
丰田卡罗拉双擎，拥有EV电动、ECO节能、POWER动力三种驱动模式，车展实拍！
电流互感器的使用注意事项
高精度GPS航迹测量系统
设计实践：AWS物联网解决方案
5种前沿的点云分割网络
OnRobot一体化系统解决方案将机器人兼容性提升至新高度
开启游戏生活新方式 惠普新品燃爆游戏之魂
有关晶体管运作的背景知识