如何让级联URAM获得最佳时序性能
1. 前言
在上一篇文章里《如何使用ultrascale+芯片中ultraram资源》，我们向大家介绍了在rtl设计中使用uram的方法。其中，我们推荐大家使用xilinx参数化宏(xpm)的方法来调用uram。通过xpm调用的uram的方法如下：
在模板中选择“verilog”->“xilinx parameterized macros (xpm)”->“xpm”->“xpm_memory” ->“simple dual port ram”
用户必须在memory_primitive类属上指定值 ”ultra”，以明确指示vivado 综合使用 ultraram。
那么问题来了，还有个参数“read_latency_a/b”该设多少？这个参数影响uram的读操作需要滞后多少时钟周期才能将读数据输出。
2. 级联uram须知
单个uram器件的数据位宽为72bit，地址深度为4096，存储容量为288kb。因此，当用户需要大于288kb存储容量空间时，需要级联多个uram器件。在kintex ultrascale+和zynq ultrascale+器件中，级联得到的ram阵列可高达36mb，在virtex ultrascale+系列中，所有ultraram列都可通过光纤路由连接在一起，在最大器件中可构成容量达360mb的存储器阵列。
下图展示了一个4 x 4的uram阵列级联结构，在纵向的一列中，每个uram使用内置级联电路进行级联。在横向多列之间，uram通过外部级联电路进行互连，即水平级联电路。
但是，uram和bram (block ram)不太一样。在工作时钟频率不变情况下，深度级联uram阵列会使得数据输出延迟越来越大，因为需要在级联的uram模块中插入多级流水线，以保证模块能时序收敛。
同样，想保证输出延迟固定，级联越多的uram会导致整个级联的uram可工作的时钟频率越低。
因此，我们需要谨慎的设置“read_latency_a/b”参数，来保证级联的uram模块能按自己的需求时序收敛并正常地工作。
注意： 如果使用xpm来调用uram模块，则uram内部可用的流水线阶数是设定的latency值减去2。例如，如果“read_latency_a/b”参数设为10，则允许8个寄存器阶段用于流水线操作。
3. uram性能估计
从上文，我们知道，latency值的设置取决于uram级联的深度、工作频率。下表以4x4的uram矩阵为例，总结了流水线级数与可实现的最大工作频率之间的关系。
注： 实际的延迟仍取决于设计中最终的布局布线结果。
注： 下表是基于virtex ultrascale+ speed -2器件为基础给的结果。
注： 该级联的uram阵列最大只支持8级流水线**。**
注： latency取值为表中流水级数值加2。
4. 检查设计是否达到最优时序
第3节中的表只是一个参考，让大家大致了解级联的流水线级数、输出延迟、工作频率之间的关系。如果我已经完成了设计，指定好了“read_latency_a/b”参数的值，如何确定该延迟值是否设置的最优呢？
vivado工具是提供了相应的综合报告来告知工程师级联的uram模块是否能到达最优时序。工程师在vivado的gui里，选中“messages”一栏，查找有关uram的提示。
一般提示如下，对应的解决方法附在其后：
相信经过这两篇文章总结，大家在如何使用uram问题上应该不会有太多的疑惑。
5.总结
本文向大家介绍了如何通过xpm调用uram，并让级联uram获得最佳时序性能，如果觉得我们原创或引用的文章写的还不错，帮忙点赞和推荐吧，谢谢您的关注。
HTC表示：将继续专注于扩大VR产品系列
2019年第一季度中国可穿戴市场增长强劲 成人手表备受瞩目
怎样用NE555制作通用遥控开关
移动VR交互公司NOLO 赋能超过1亿台移动VR头盔
苹果HomePod操作系统基于tvOS 而不是iOS
如何让级联URAM获得最佳时序性能
传感器常见的分类有哪些
移动宽带“B”改“H”，助推“宽带中国”发展
金田再生铜——磁元件厂商“碳关税”下的新出路
华大半导体旗下华大电子和中国移动联合发布新一代超级SIM芯片
新闻 | 建设高品质万兆校园网，构筑智慧教育高速公路
阿里创投减持光线传媒2%股份，后者指称是基于自身投资安排
蓝牙耳机什么牌子好性价比高、国产好用的蓝牙耳机推荐
特斯拉的自动驾驶芯片来了,对标英伟达
土壤紧实度测定仪与普通仪器的对比，它有什么优点
利用锅炉水来进行温差发电
共建、共享开源 EDA 共性技术框架 | 2023 开放原子全球开源峰会开源 EDA 分论坛即将启幕
Fab厂的在建和扩建步伐毫无疑问需进一步加快
华大九天EDA工具亮相 十一五国家重大科技成就展
小米平板3超强配置：9.7寸视网膜屏+8G运存+8290毫安电池
在上一篇文章里《如何使用ultrascale+芯片中ultraram资源》，我们向大家介绍了在rtl设计中使用uram的方法。其中，我们推荐大家使用xilinx参数化宏(xpm)的方法来调用uram。通过xpm调用的uram的方法如下：
在模板中选择“verilog”->“xilinx parameterized macros (xpm)”->“xpm”->“xpm_memory” ->“simple dual port ram”
用户必须在memory_primitive类属上指定值 ”ultra”，以明确指示vivado 综合使用 ultraram。
那么问题来了，还有个参数“read_latency_a/b”该设多少？这个参数影响uram的读操作需要滞后多少时钟周期才能将读数据输出。
2. 级联uram须知
单个uram器件的数据位宽为72bit，地址深度为4096，存储容量为288kb。因此，当用户需要大于288kb存储容量空间时，需要级联多个uram器件。在kintex ultrascale+和zynq ultrascale+器件中，级联得到的ram阵列可高达36mb，在virtex ultrascale+系列中，所有ultraram列都可通过光纤路由连接在一起，在最大器件中可构成容量达360mb的存储器阵列。
下图展示了一个4 x 4的uram阵列级联结构，在纵向的一列中，每个uram使用内置级联电路进行级联。在横向多列之间，uram通过外部级联电路进行互连，即水平级联电路。
但是，uram和bram (block ram)不太一样。在工作时钟频率不变情况下，深度级联uram阵列会使得数据输出延迟越来越大，因为需要在级联的uram模块中插入多级流水线，以保证模块能时序收敛。
同样，想保证输出延迟固定，级联越多的uram会导致整个级联的uram可工作的时钟频率越低。
因此，我们需要谨慎的设置“read_latency_a/b”参数，来保证级联的uram模块能按自己的需求时序收敛并正常地工作。
注意： 如果使用xpm来调用uram模块，则uram内部可用的流水线阶数是设定的latency值减去2。例如，如果“read_latency_a/b”参数设为10，则允许8个寄存器阶段用于流水线操作。
3. uram性能估计
从上文，我们知道，latency值的设置取决于uram级联的深度、工作频率。下表以4x4的uram矩阵为例，总结了流水线级数与可实现的最大工作频率之间的关系。
注： 实际的延迟仍取决于设计中最终的布局布线结果。
注： 下表是基于virtex ultrascale+ speed -2器件为基础给的结果。
注： 该级联的uram阵列最大只支持8级流水线**。**
注： latency取值为表中流水级数值加2。
4. 检查设计是否达到最优时序
第3节中的表只是一个参考，让大家大致了解级联的流水线级数、输出延迟、工作频率之间的关系。如果我已经完成了设计，指定好了“read_latency_a/b”参数的值，如何确定该延迟值是否设置的最优呢？
vivado工具是提供了相应的综合报告来告知工程师级联的uram模块是否能到达最优时序。工程师在vivado的gui里，选中“messages”一栏，查找有关uram的提示。
一般提示如下，对应的解决方法附在其后：
相信经过这两篇文章总结，大家在如何使用uram问题上应该不会有太多的疑惑。
5.总结
本文向大家介绍了如何通过xpm调用uram，并让级联uram获得最佳时序性能，如果觉得我们原创或引用的文章写的还不错，帮忙点赞和推荐吧，谢谢您的关注。
HTC表示：将继续专注于扩大VR产品系列
2019年第一季度中国可穿戴市场增长强劲 成人手表备受瞩目
怎样用NE555制作通用遥控开关
移动VR交互公司NOLO 赋能超过1亿台移动VR头盔
苹果HomePod操作系统基于tvOS 而不是iOS
如何让级联URAM获得最佳时序性能
传感器常见的分类有哪些
移动宽带“B”改“H”，助推“宽带中国”发展
金田再生铜——磁元件厂商“碳关税”下的新出路
华大半导体旗下华大电子和中国移动联合发布新一代超级SIM芯片
新闻 | 建设高品质万兆校园网，构筑智慧教育高速公路
阿里创投减持光线传媒2%股份，后者指称是基于自身投资安排
蓝牙耳机什么牌子好性价比高、国产好用的蓝牙耳机推荐
特斯拉的自动驾驶芯片来了,对标英伟达
土壤紧实度测定仪与普通仪器的对比，它有什么优点
利用锅炉水来进行温差发电
共建、共享开源 EDA 共性技术框架 | 2023 开放原子全球开源峰会开源 EDA 分论坛即将启幕
Fab厂的在建和扩建步伐毫无疑问需进一步加快
华大九天EDA工具亮相 十一五国家重大科技成就展
小米平板3超强配置：9.7寸视网膜屏+8G运存+8290毫安电池