在verilog代码开发时,我们可以把经常会用到的公共变量和参数,单独放在一个cfg.v文件中,然后在别的文件中include这个文件,这样便于代码的组织管理,可以使得代码结构更加清晰。
下面是在rapidio参考设计中摘出的一段代码,示例了这种用法:
那么在vivado gui中,该如何设置,可以使得代码可以准确找到这个include的文件呢?
1. 在non-project mode下,使用tcl脚本,在综合命令后面加上-include_dirs选项
2. 在vivado gui(projectmode)下,在synthesis options对话框下,找到moreoption选项,手动输入-include_dirs选项
另外,-include_dirs后面的路径可以使用绝对路径,也可以使用相对路径,下面2钟设置都是可以的:
-include_dirs/home/project_1/include_directory/ - full path
-include_dirs../../includes- relative path
教你如何DIY一个简单的电子元器件测试仪
智慧小区是如何应用虹膜识别的
小米下一代旗舰手机或采用后置三摄和超级快充
OPPO Find X3系列将采用“不可能的曲面”设计 三月见
ADI中国在线商城好货大盘点!【工业领域】热门产品敬请选购
Vivado Synthesis中如何为Verilog代码中的“include file”设置路径?
采用智能导航和人脸识别技术的短途物流无人机
造成连接线提前老化的因素
华为5G面对美国的霸凌打压该如何冲出黑暗迎来光明
中芯国际取得海思14纳米FinFET工艺代工订单
Dialog专家聊无线充电技术的安全性、挑战和发展前景
欧胜微电子推出耳塞式耳机参考设计WM229
建筑物自动化应用中的KNX方案
魅族手机小尾巴突变黑科技,真的好“黑科技”
动态背光可提高对比度并调整小型LCD面板的功耗
本文将着重介绍医用传感器的分类
PLC常见故障诊断处理方法
AR智能眼镜主板_AR智能眼镜光机方案定制
苏州电感厂家科普相同感值尺寸的插件屏蔽电感可以通用吗
微型空气质量监测仪推荐