HFTA-16.0：双极型集成电路的ESD保护
众所周知，静电放电(esd)会对集成电路(ic)造成破坏性的能量冲击，许多设计功能会影响到器件的esd性能。本应用笔记讨论了几种保护ic免遭esd破坏的电路设计方案。
概述
静电放电(esd)会对集成电路(ic)造成破坏性的能量冲击，良好的ic设计能够在ic装配到应用电路的过程中保护ic免遭esd冲击的破坏。安装后，ic还必须能够承受esd穿过静电防护电路进入最终电路的冲击。除此之外，机械防护、电源去耦电容都有助于提高esd保护能力，但是，如果电容选择不当将会造成ic更容易损坏。为了给ic提供合理的esd保护，需要考虑以下内容。
冲击ic的esd传递模式
内部esd保护
应用电路与ic内部esd保护的相互配合
修改应用电路提高ic的esd保护能力
esd传递模式
静电放电强度以电压形式表示，该电压由电容的储能电荷产生，最终传递到ic。作用到ic的电压和电流强度与ic和esd源之间的阻抗有关。对电荷来源进行评估后建立了esd测试模型。
esd测试中一般使用两种充电模式(图1)，人体模式(hbm)下将电荷储存在人体内(100pf等效电容)，通过人体皮肤放电(1.5kω等效电阻)。机器模式(mm)下将电荷储存在金属物体，机器模式中的放电只受内部连接电感的限制。
图1. esd测试模型
以下概念对于评估esd向ic的传递非常有用：
电压高于标称电源电压时，ic阻抗较低。
对于图1中的hbm模式：zs = zhbm = 1.5kω
在mm模式下，电流受特征阻抗(约50ω)的限制。
上述特征阻抗的计算可以从低阻l-c电路的能量(e)推导出来：
如果esd电流主要流入电源去耦电容，ic电压由储存的电荷量决定：
q = c x v和qfinal = qinitial
v1 x (c0 + c1) = vesd x c0 (见图1)
能够在瞬间导致ic损坏的能量相当于微焦级，有外部电源去耦电容时，考虑这一点非常重要，图1中从电源电容(c1)传递到ic的能量是：
耗散功率(p)会产生一定热量，假设能量经过一段较长的时间(t)释放掉，热量将随之降低：
esd能量传递到低阻电路时需要考虑其电流(上述第1、2条)；对于高阻而言，能量以电压形式通过电荷转移传递到电源去耦电容和寄生电容(第3条)。对ic造成损坏的典型能量是在不到一个毫秒的时间内将微焦级能量释放到ic (第4、5条)。
ic内部保护电路
标准保护方案是限制到达ic核心电路的电压和电流。图1所示保护器件包括：
esd二极管—在信号引脚与电源或地之间提供一个低阻通道，与极性有关。
电源箝位—连接在电源之间，正常供电条件下不汲取电流，出现esd冲击时呈低阻。
esd二极管
如果对ic引脚进行hbm测试，测试电路的初始电压是2kv，通过esd二极管的电流约为1.33a (图2)：
图2. esd二极管的电流和电压(测量数据)
理论上，进行hbm测试时引脚电压受限于二极管压降。大电流会在esd二极管和引线上产生i-r压降，在信号引脚产生额外的电压，如图2所示。
为了确定ic是否能够承受2kv的esd冲击，需要参考厂商提供的资料。ic的额定电压由最大电压决定，图1中的vesd，这是ic能够承受的一种特定的esd源。maxim ic所能承受的esd指标在可靠性报告中可以查找到。
电源箝位
双极型ic的箝位电路类似于在受保护核电路中提供一个受冲击时击穿的部件，图3给出了图1中箝位功能的详细电路。箝位晶体管的过压导致集电极-基极之间的雪崩电流，发射结的正向偏置会进一步提高集电极电流，导致一个“突变”过程。箝位时的v-i特性曲线如图4所示。
图3. 图1中的箝位电路
图4. v-i箝位特性
箝位二极管在ic其它电路遭到破坏之前导通，箝位管要有足够的承受力，保证esd电流不会导致二次击穿。2kv hbm测试的箝位过程如图5所示，图5中的电压包括i-r压降和突变稳定后的箝位电压。
图5. 箝位工作过程(测量数据)
esd保护与应用电路
箝位电压从第一次击穿变化到突变稳定后的导通电压，如图5所示。为保证箝位时关闭正常的工作条件，设计的箝位电压一般要略高于ic的绝对最大电压。
电源去耦电容会影响箝位操作，传递到去耦电容的电荷会产生高于ic绝对最大值的电压，但还不足以使箝位电路导通。这时的电容相当于一个能源，迅速向器件注入能量。
对于一个给定的去耦电容，esd测试中初始电压的变化遵循电荷守恒原理。例如，使用一个0.01µf去耦电容，2kv hbm测试电压可以达到20v：
或
图6. 能量和电压与电源耦合电容的关系
被保护引脚电容上的能量如图6所示，对小的去耦电容，箝位二极管通过进入突变稳定模式限制电压(v1)。突变稳定后的电压所产生的能量近似地随着电容的增大而成比例增大。电源去耦电容增大到一定程度后，电荷传输不会产生导致箝位电路击穿的电压。
箝位电压高于ic所能承受的电压(典型值6v)，低于二极管的击穿电压(约10v)时，对于存在去耦电容的情况，因为电容储能可能导致某些问题。如果ic在没有外部电路的情况下进行测试，引脚上作用10v电压是可以接受的，对器件不会构成威胁。
改善esd保护
合理选择去耦电容的大小有助于在电路中提高ic的保护，降低电容储能，使esd电荷不会产生击穿箝位电路的电压。我们可以考虑图1中c1>>c0的情况：
最初：
将c1加倍，则会导致：
电容加倍，能量降低一倍。
对于小尺寸高速双极型ic，hbm测试中吸收的最大能量是1µj；2kv人体模式下，如果电容小于0.02µf (图6)， 箝位二极管会产生动作。为了使去耦电容的能量低于1µj，去耦电容有两种选择：要么容值大于0.05µf，要么小于0.005µf。当使用更高的测试电压时，要按比例增大0.05µf电容的尺寸。
实际应用中，通常不允许使用更大的去耦电容。浪涌电流的要求会限制电容尺寸。如果不控制电压摆率，唯一限制浪涌电流的途径就是限制去耦电容的尺寸：
去耦电容与电源间的引线总是存在一定量的电感，通常也会接入一个滤波电感。这种配置下，最大浪涌电流取决于滤波电感与去耦电容的特征阻抗，这个阻抗(图7中的zo)类似于mm测试中的电流限制。
图7. c1较大时的电源阻抗
通过限制浪涌电流，可以使用较大的滤波电容(c1)；发生esd冲击时，使得作用在ic上的电压低于器件允许的最大额定电压。
改善esd保护的有效途径有：
使用更大的滤波电容，使最大esd电压低于ic引脚所能承受的绝对最大电压。
使用小的滤波电容，使得箝位二极管在低能量时提供保护。
增大串联电感限制大电容产生的浪涌电流。
增加外部箝位二极管，如图8所示的齐纳二极管，使esd电压低于器件所能承受的绝对最大电压(图9)。
图8. 齐纳esd保护二极管
图9. 利用齐纳保护二极管改善箝位(测量数据)
结论
ic及其周边元件需要承受突破应用电路镜电防护层的esd能量，电源的去耦电容可能是降低作用到ic上的esd强度的一条低成本解决途径，诸多设计因素会影响esd性能，具体可以归纳为：
确定应用场合的测试电压(vesd)，典型值为2kv的hbm或100v mm模式。
检查ic的可靠性报告，确认二极管、钳位二极管和传导路径适合的测试电压。maxim的可靠性报告中提供了ic的相关信息。
当使用外部电容，如电源滤波电容(c1)时，需检查其产生的电压，这个电压最终作用到ic上。
如果出现esd冲击时，电压介于ic的最大额定电压(典型值为6v)与击穿电压(典型值在8v至10v)，可以考虑使用较大尺寸的电容来替代电源滤波的方案。
时变通讯安如氏康居监护系统入选工信部《2022年老年用品产品推广目录》
罗克韦尔自动化荣获2023“年度企业 ESG 实践奖”
如何用FPGA实现网络相关的功能
采用I2C总线为控制系统的CD2518彩电的设计与实现
瑞声科技携手小米成立相机联合实验室，探索影像新可能
HFTA-16.0：双极型集成电路的ESD保护
氧化锌避雷器测试仪的使用注意事项
瑞萨收购Sequans，打开模组厂商竞赛新思路？
全新一代骁龙8移动平台打造前所未有的移动游戏体验
自动集尘扫地机，让你在生活中忙里偷闲
OnePlus Nord N10 5G即将推出新款相机
华为IP网络智能流量调度解决方案助力安徽电信实现转型
Achronix的的全新Accelerator-6D加速板带有业内最高的FPGA
最大限度地减少Jetson上的存储使用
能耗管理云平台概述及功能
智充科技中得大众“新能源车充电设备”招标项目
FPGA主时钟约束详解 Vivado添加时序约束方法
京东方产能技术大幅提升稳居全球第一
三菱FX5UPLC怎样远程监控和故障报警？
为什么说现在该考虑安装和使用智能锁了
概述
静电放电(esd)会对集成电路(ic)造成破坏性的能量冲击，良好的ic设计能够在ic装配到应用电路的过程中保护ic免遭esd冲击的破坏。安装后，ic还必须能够承受esd穿过静电防护电路进入最终电路的冲击。除此之外，机械防护、电源去耦电容都有助于提高esd保护能力，但是，如果电容选择不当将会造成ic更容易损坏。为了给ic提供合理的esd保护，需要考虑以下内容。
冲击ic的esd传递模式
内部esd保护
应用电路与ic内部esd保护的相互配合
修改应用电路提高ic的esd保护能力
esd传递模式
静电放电强度以电压形式表示，该电压由电容的储能电荷产生，最终传递到ic。作用到ic的电压和电流强度与ic和esd源之间的阻抗有关。对电荷来源进行评估后建立了esd测试模型。
esd测试中一般使用两种充电模式(图1)，人体模式(hbm)下将电荷储存在人体内(100pf等效电容)，通过人体皮肤放电(1.5kω等效电阻)。机器模式(mm)下将电荷储存在金属物体，机器模式中的放电只受内部连接电感的限制。
图1. esd测试模型
以下概念对于评估esd向ic的传递非常有用：
电压高于标称电源电压时，ic阻抗较低。
对于图1中的hbm模式：zs = zhbm = 1.5kω
在mm模式下，电流受特征阻抗(约50ω)的限制。
上述特征阻抗的计算可以从低阻l-c电路的能量(e)推导出来：
如果esd电流主要流入电源去耦电容，ic电压由储存的电荷量决定：
q = c x v和qfinal = qinitial
v1 x (c0 + c1) = vesd x c0 (见图1)
能够在瞬间导致ic损坏的能量相当于微焦级，有外部电源去耦电容时，考虑这一点非常重要，图1中从电源电容(c1)传递到ic的能量是：
耗散功率(p)会产生一定热量，假设能量经过一段较长的时间(t)释放掉，热量将随之降低：
esd能量传递到低阻电路时需要考虑其电流(上述第1、2条)；对于高阻而言，能量以电压形式通过电荷转移传递到电源去耦电容和寄生电容(第3条)。对ic造成损坏的典型能量是在不到一个毫秒的时间内将微焦级能量释放到ic (第4、5条)。
ic内部保护电路
标准保护方案是限制到达ic核心电路的电压和电流。图1所示保护器件包括：
esd二极管—在信号引脚与电源或地之间提供一个低阻通道，与极性有关。
电源箝位—连接在电源之间，正常供电条件下不汲取电流，出现esd冲击时呈低阻。
esd二极管
如果对ic引脚进行hbm测试，测试电路的初始电压是2kv，通过esd二极管的电流约为1.33a (图2)：
图2. esd二极管的电流和电压(测量数据)
理论上，进行hbm测试时引脚电压受限于二极管压降。大电流会在esd二极管和引线上产生i-r压降，在信号引脚产生额外的电压，如图2所示。
为了确定ic是否能够承受2kv的esd冲击，需要参考厂商提供的资料。ic的额定电压由最大电压决定，图1中的vesd，这是ic能够承受的一种特定的esd源。maxim ic所能承受的esd指标在可靠性报告中可以查找到。
电源箝位
双极型ic的箝位电路类似于在受保护核电路中提供一个受冲击时击穿的部件，图3给出了图1中箝位功能的详细电路。箝位晶体管的过压导致集电极-基极之间的雪崩电流，发射结的正向偏置会进一步提高集电极电流，导致一个“突变”过程。箝位时的v-i特性曲线如图4所示。
图3. 图1中的箝位电路
图4. v-i箝位特性
箝位二极管在ic其它电路遭到破坏之前导通，箝位管要有足够的承受力，保证esd电流不会导致二次击穿。2kv hbm测试的箝位过程如图5所示，图5中的电压包括i-r压降和突变稳定后的箝位电压。
图5. 箝位工作过程(测量数据)
esd保护与应用电路
箝位电压从第一次击穿变化到突变稳定后的导通电压，如图5所示。为保证箝位时关闭正常的工作条件，设计的箝位电压一般要略高于ic的绝对最大电压。
电源去耦电容会影响箝位操作，传递到去耦电容的电荷会产生高于ic绝对最大值的电压，但还不足以使箝位电路导通。这时的电容相当于一个能源，迅速向器件注入能量。
对于一个给定的去耦电容，esd测试中初始电压的变化遵循电荷守恒原理。例如，使用一个0.01µf去耦电容，2kv hbm测试电压可以达到20v：
或
图6. 能量和电压与电源耦合电容的关系
被保护引脚电容上的能量如图6所示，对小的去耦电容，箝位二极管通过进入突变稳定模式限制电压(v1)。突变稳定后的电压所产生的能量近似地随着电容的增大而成比例增大。电源去耦电容增大到一定程度后，电荷传输不会产生导致箝位电路击穿的电压。
箝位电压高于ic所能承受的电压(典型值6v)，低于二极管的击穿电压(约10v)时，对于存在去耦电容的情况，因为电容储能可能导致某些问题。如果ic在没有外部电路的情况下进行测试，引脚上作用10v电压是可以接受的，对器件不会构成威胁。
改善esd保护
合理选择去耦电容的大小有助于在电路中提高ic的保护，降低电容储能，使esd电荷不会产生击穿箝位电路的电压。我们可以考虑图1中c1>>c0的情况：
最初：
将c1加倍，则会导致：
电容加倍，能量降低一倍。
对于小尺寸高速双极型ic，hbm测试中吸收的最大能量是1µj；2kv人体模式下，如果电容小于0.02µf (图6)， 箝位二极管会产生动作。为了使去耦电容的能量低于1µj，去耦电容有两种选择：要么容值大于0.05µf，要么小于0.005µf。当使用更高的测试电压时，要按比例增大0.05µf电容的尺寸。
实际应用中，通常不允许使用更大的去耦电容。浪涌电流的要求会限制电容尺寸。如果不控制电压摆率，唯一限制浪涌电流的途径就是限制去耦电容的尺寸：
去耦电容与电源间的引线总是存在一定量的电感，通常也会接入一个滤波电感。这种配置下，最大浪涌电流取决于滤波电感与去耦电容的特征阻抗，这个阻抗(图7中的zo)类似于mm测试中的电流限制。
图7. c1较大时的电源阻抗
通过限制浪涌电流，可以使用较大的滤波电容(c1)；发生esd冲击时，使得作用在ic上的电压低于器件允许的最大额定电压。
改善esd保护的有效途径有：
使用更大的滤波电容，使最大esd电压低于ic引脚所能承受的绝对最大电压。
使用小的滤波电容，使得箝位二极管在低能量时提供保护。
增大串联电感限制大电容产生的浪涌电流。
增加外部箝位二极管，如图8所示的齐纳二极管，使esd电压低于器件所能承受的绝对最大电压(图9)。
图8. 齐纳esd保护二极管
图9. 利用齐纳保护二极管改善箝位(测量数据)
结论
ic及其周边元件需要承受突破应用电路镜电防护层的esd能量，电源的去耦电容可能是降低作用到ic上的esd强度的一条低成本解决途径，诸多设计因素会影响esd性能，具体可以归纳为：
确定应用场合的测试电压(vesd)，典型值为2kv的hbm或100v mm模式。
检查ic的可靠性报告，确认二极管、钳位二极管和传导路径适合的测试电压。maxim的可靠性报告中提供了ic的相关信息。
当使用外部电容，如电源滤波电容(c1)时，需检查其产生的电压，这个电压最终作用到ic上。
如果出现esd冲击时，电压介于ic的最大额定电压(典型值为6v)与击穿电压(典型值在8v至10v)，可以考虑使用较大尺寸的电容来替代电源滤波的方案。
时变通讯安如氏康居监护系统入选工信部《2022年老年用品产品推广目录》
罗克韦尔自动化荣获2023“年度企业 ESG 实践奖”
如何用FPGA实现网络相关的功能
采用I2C总线为控制系统的CD2518彩电的设计与实现
瑞声科技携手小米成立相机联合实验室，探索影像新可能
HFTA-16.0：双极型集成电路的ESD保护
氧化锌避雷器测试仪的使用注意事项
瑞萨收购Sequans，打开模组厂商竞赛新思路？
全新一代骁龙8移动平台打造前所未有的移动游戏体验
自动集尘扫地机，让你在生活中忙里偷闲
OnePlus Nord N10 5G即将推出新款相机
华为IP网络智能流量调度解决方案助力安徽电信实现转型
Achronix的的全新Accelerator-6D加速板带有业内最高的FPGA
最大限度地减少Jetson上的存储使用
能耗管理云平台概述及功能
智充科技中得大众“新能源车充电设备”招标项目
FPGA主时钟约束详解 Vivado添加时序约束方法
京东方产能技术大幅提升稳居全球第一
三菱FX5UPLC怎样远程监控和故障报警？
为什么说现在该考虑安装和使用智能锁了