基于LS1046A&LS1028A平台的SerDes设计方案的介绍
目前我们已经发布了nxp的qoriqls架构系列的几款平台，包含ls1046a、ls1043a、ls1028a、ls1012a。这几款平台都原生支持网口、pcie、sata等高速接口协议，很多用户在产品选型和方案设计之初，对于硬件接口资源分配不熟悉，不遵守芯片规范使用导致项目出现问题，造成了严重损失。本期我们就此系列平台的serdes资源分配做一篇文章。
ls系列产品的资源不可为不丰富，其中最让人头晕的当属于serdes协议。百度百科这样解释，serdes是英文serializer(串行器)/deserializer(解串器)的简称。
它是一种主流的时分多路复用(tdm)、点对点(p2p)的串行通信技术。即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，提升信号的传输速度，从而大大降低通信成本。
我们先以最复杂的ls1046a做讲解，参考nxp官方文档《ls1046arm》。
part.1ls1046a
在下图框图中可以看到有2个serdes模块，每个模块各有2个pll，每个模块各有4lane，共有4个pll，8条lane，有网口、pcie、sata功能。
在《ls1046 arm》文档的“chapter31 serdes module”章节，比较详细的描述了这一部分，所以我也建议用户在制定方案前看一看这一部分。我们列出所有ls1046a的 serdes功能：
第一列是rcw位，只能在这些选项中选择方案（所以不存在8条lane都配置成网口这种操作）；后面abcd列代表硬件上的信号名称和接口功能；最后两列是时钟pll的配置，需要注意mapping这个词，表示你需要配置pll1还是pll2，举例：2222代表abcd4条lane都使用pll2，2211代表ab lane使用pll2，cd lane使用pll1，not available代表此方案不支持pcie gen3速度。
xfi，sgmii，qsgmii都是网络。sgmii.n表示1g速度，n是mac；qsgmii包含4个mac，每个都有1g的速度；xfi是10g的速度。配置网口必须注意mac不能冲突。pcie.n的n表示pcie标号，为了方便理解，可以认为n是rc（pci express root complex）标识，不可以配置冲突，举例说serdes1配置为1163，serdes2配置为5559，这是不可以的！因为pcie.1重复了。pcie.nx4表示4条lane合并为一个pcie rc，只可以接一个ep（endpoint device）设备，那么速度会x4翻倍。
sata就不用多说了，从可选择的方案中挑选出来就可以了。选定好了每条lane的功能之后，还需要选择serdes参考时钟。各功能需要的时钟如下图：
这就是我们需要配置的pll1和pll2，硬件和软件需要同时做好。参考的时钟源我们在核心板上已经做好，用户不需要额外做这部分的硬件。具体是这样实现的：serdes2只有pcie、sata、sgmii（1.25g）的功能，这三个功能都可以参考100mhz时钟，那么我们的核心板上硬件已经固定死100mhz，只需要软件去选择pll即可。
serdes1有sgmii（1.25g），sgmii（3.125g），qsgmii，xfi，pcie功能，我们看table31-4表中这些功能的pll1都可以设置为100mhz，所以我们在核心板中硬件固定死100mhz，pll2可以参考100mhz和156.25mhz即可实现全部功能，我们从核心板引出一个sd1_refclk_sel引脚，用于选择100m，156m，然后软件配置相对应的pll即可。
所以使用我们的核心板s2的pll1，pll2只能选100mhz；s1_pll1只有100mhz，s1_pll2在100m和156m之间做选择。可以关闭pll来禁用对应的serdes模块。如果还是没讲清楚那么我们举个例子来说。假如有个项目需求1个万兆网口，4个千兆网口，3个pciex1，1个sata。
serdes1模块选择rcw为1040：
xfi.9参考serdes1的pll2，将s1的pll2写为1：156mhz
qsgmii参考serdes1的pll1，将s1的pll1写为0：100mhz
serdes2模块选择rcw为5559：（pciegen3不可用，gen2速度为5gbps）。
pcie.1，pcie.2，pcie.3参考serdes2的pll2，将s2的pll2写为0：100mhz
sata参考serdes2的pll1，将s2的pll1写为0：100mhz
看到这里大家有没有觉得这个配置方案很熟悉啊，是的，我们飞凌发布的ok1046a-c开发板就是采用的这个方案，加上cpu原生的2路rgmii，共组成1万兆+6千兆+3路pcie+1路sata，实现了cpu接口资源最大化，可供用户调试开发。讲完了ls1046a平台，其他平台只有1个serdes模块，就比较简单了。为了加深大家对于飞凌ls10xx系列产品中serdes模块配置方案的理解，在本文第二部分，我们再讲ls1028a平台的serdes设计方案做个简单解读。
part.2ls1028a
飞凌9月份发布了nxp的ls系列家族新成员——fet1028a-c核心板。其包含丰富的高速接口：pcie、sata、usb、以太网。与我们早已上市的ls1043a、ls1046a相同的是内含serdes模块，不同的是ls1028a的以太网口不一样，因为内置tsn switch，下面我们先详细讲这一部分。下图是ls1028a的功能框图：
以下内容参考nxp官方手册《ls1028 arm》，手册可以在网站或者在我们的用户资料里获取到。在使用核心板做方案设计时，建议用户也翻一翻这个手册。
网口switch介绍
以太网系统由两个组件组成：以太网控制器（enetc）和支持tsn的以太网交换机。下图描述了ls1028a中的以太网子系统。
enetc（以太网net控制器）是一个4端口虚拟化以太网控制器，支持千兆级设计和时敏网络（tsn）功能，有两个外部以太网端口，两个内部端口连接到该交换机，并且充当cortex-a72 cpu与enetc和支持tsn的以太网交换机交互的pci根联合体集成端点。具有tsn功能的以太网交换机总共有6个端口：4个外部以太网端口，以及两个内部连接到enetc的端口，用于交换数据和管理/控制功能。
tsn以太网交换机核心包含5个10/100/1000/2500mbps以太网端口和1个10/100/1000mbps以太网端口。概括起来就是ls1028a最多可以引出6个网口，且都支持tsn。
serdes介绍
serdes模块可以引出pcie，sata，和网口，前面讲的enetc中有5个网口都是通过serdes引出的sgmii/qsgmii/qxgmii，这部分涉及到的硬件接口有sd1_tx[0:3]_p/n，sd1_rx[0:3]_p/n，sd1_refx_clk_p/n，tx/rx是发送/接收数据的信号线，clk是输入到serdes的参考时钟。让我们来看看serdes模块的时钟结构。
serdes的参考时钟源有2个，sysclk或者外部输入的ref_clk。sysclk是固定100mhz的频率，当serdes参考sysclk 100mhz的时候，有些接口功能是有限制的；使用外部的ref_clk则可以灵活选择配置时钟。
serdes方案表
输入文字
在ls1028a芯片中，serdes可以配置下表的功能，不在表中的搭配是不允许使用的。
选定sesdes方案后还需要配置时钟，根据前面的时钟结构我们可以看到serdes内部有pll1和pll2，pciegen1/2 pll mapping这一列就是我们需要配置pll1还是pll2，比如2211，表示lanea和laneb选择pll2，lanec和laned选择pll1。比如pcie功能需要参考100mhz或者125mhz时钟，因为我们的sysclk是100mhz的，就不需要额外再ref_clk引脚上添加外部时钟。一旦我们使用了2.5xsgmii或者usxgmii网络功能，sysclk就不符合需求了，就需要在ref_clk引脚上输入参考时钟。
飞凌fet1028a-c核心板考虑到高性价比并覆盖绝大部分应用场合，只做好了100mhz的sysclk时钟，同时也将sd1_refx_clk_p/n引脚连接到连接器中，允许用户在设计中使用更高频率的时钟。建议用户在收到产品准备测试前，先看看手册中的serdes章节，这一部分很重要。希望这篇文章能对您的设计有所帮助，您也可以联系飞凌技术支持获取帮助。
fqj
多节镍镉电池充电器
赵福全对话付于武（下）：发挥好政府作用，深化人才工作，加快汽车产业转型发展
拒绝中途崩溃，节能稳定的服务器如何设计？
小米最新消息：小米6失守1999？性能发烧直逼S8！
基于ZigBee的无线网关解决方案
基于LS1046A&LS1028A平台的SerDes设计方案的介绍
你必须知的的5G十大趋势
IPC工控机的结构与技术特性
realme不再在国内推4G手机产品 争取全面覆盖5G手机产品
什么是3c产品?3c产品具体包括哪些
“高性能、高可靠域控制器系统研发”项目启动会顺利召开
北鲲云超算平台推动云计算为各行业提供服务
Ncam Technologies将在NAB 2018上推出三款新的AR解决方案
-80 °C下工作的可充电Li/Cl2电池
阿里安全获得人工智能大赛冠军
IEEE802.15.4协议的数据传输模型解析
苹果13是什么接口
低音炮功放电路板与电路图分享
TPS61194使用中常见问题汇总
笔记本电源使用技巧
ls系列产品的资源不可为不丰富，其中最让人头晕的当属于serdes协议。百度百科这样解释，serdes是英文serializer(串行器)/deserializer(解串器)的简称。
它是一种主流的时分多路复用(tdm)、点对点(p2p)的串行通信技术。即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，提升信号的传输速度，从而大大降低通信成本。
我们先以最复杂的ls1046a做讲解，参考nxp官方文档《ls1046arm》。
part.1ls1046a
在下图框图中可以看到有2个serdes模块，每个模块各有2个pll，每个模块各有4lane，共有4个pll，8条lane，有网口、pcie、sata功能。
在《ls1046 arm》文档的“chapter31 serdes module”章节，比较详细的描述了这一部分，所以我也建议用户在制定方案前看一看这一部分。我们列出所有ls1046a的 serdes功能：
第一列是rcw位，只能在这些选项中选择方案（所以不存在8条lane都配置成网口这种操作）；后面abcd列代表硬件上的信号名称和接口功能；最后两列是时钟pll的配置，需要注意mapping这个词，表示你需要配置pll1还是pll2，举例：2222代表abcd4条lane都使用pll2，2211代表ab lane使用pll2，cd lane使用pll1，not available代表此方案不支持pcie gen3速度。
xfi，sgmii，qsgmii都是网络。sgmii.n表示1g速度，n是mac；qsgmii包含4个mac，每个都有1g的速度；xfi是10g的速度。配置网口必须注意mac不能冲突。pcie.n的n表示pcie标号，为了方便理解，可以认为n是rc（pci express root complex）标识，不可以配置冲突，举例说serdes1配置为1163，serdes2配置为5559，这是不可以的！因为pcie.1重复了。pcie.nx4表示4条lane合并为一个pcie rc，只可以接一个ep（endpoint device）设备，那么速度会x4翻倍。
sata就不用多说了，从可选择的方案中挑选出来就可以了。选定好了每条lane的功能之后，还需要选择serdes参考时钟。各功能需要的时钟如下图：
这就是我们需要配置的pll1和pll2，硬件和软件需要同时做好。参考的时钟源我们在核心板上已经做好，用户不需要额外做这部分的硬件。具体是这样实现的：serdes2只有pcie、sata、sgmii（1.25g）的功能，这三个功能都可以参考100mhz时钟，那么我们的核心板上硬件已经固定死100mhz，只需要软件去选择pll即可。
serdes1有sgmii（1.25g），sgmii（3.125g），qsgmii，xfi，pcie功能，我们看table31-4表中这些功能的pll1都可以设置为100mhz，所以我们在核心板中硬件固定死100mhz，pll2可以参考100mhz和156.25mhz即可实现全部功能，我们从核心板引出一个sd1_refclk_sel引脚，用于选择100m，156m，然后软件配置相对应的pll即可。
所以使用我们的核心板s2的pll1，pll2只能选100mhz；s1_pll1只有100mhz，s1_pll2在100m和156m之间做选择。可以关闭pll来禁用对应的serdes模块。如果还是没讲清楚那么我们举个例子来说。假如有个项目需求1个万兆网口，4个千兆网口，3个pciex1，1个sata。
serdes1模块选择rcw为1040：
xfi.9参考serdes1的pll2，将s1的pll2写为1：156mhz
qsgmii参考serdes1的pll1，将s1的pll1写为0：100mhz
serdes2模块选择rcw为5559：（pciegen3不可用，gen2速度为5gbps）。
pcie.1，pcie.2，pcie.3参考serdes2的pll2，将s2的pll2写为0：100mhz
sata参考serdes2的pll1，将s2的pll1写为0：100mhz
看到这里大家有没有觉得这个配置方案很熟悉啊，是的，我们飞凌发布的ok1046a-c开发板就是采用的这个方案，加上cpu原生的2路rgmii，共组成1万兆+6千兆+3路pcie+1路sata，实现了cpu接口资源最大化，可供用户调试开发。讲完了ls1046a平台，其他平台只有1个serdes模块，就比较简单了。为了加深大家对于飞凌ls10xx系列产品中serdes模块配置方案的理解，在本文第二部分，我们再讲ls1028a平台的serdes设计方案做个简单解读。
part.2ls1028a
飞凌9月份发布了nxp的ls系列家族新成员——fet1028a-c核心板。其包含丰富的高速接口：pcie、sata、usb、以太网。与我们早已上市的ls1043a、ls1046a相同的是内含serdes模块，不同的是ls1028a的以太网口不一样，因为内置tsn switch，下面我们先详细讲这一部分。下图是ls1028a的功能框图：
以下内容参考nxp官方手册《ls1028 arm》，手册可以在网站或者在我们的用户资料里获取到。在使用核心板做方案设计时，建议用户也翻一翻这个手册。
网口switch介绍
以太网系统由两个组件组成：以太网控制器（enetc）和支持tsn的以太网交换机。下图描述了ls1028a中的以太网子系统。
enetc（以太网net控制器）是一个4端口虚拟化以太网控制器，支持千兆级设计和时敏网络（tsn）功能，有两个外部以太网端口，两个内部端口连接到该交换机，并且充当cortex-a72 cpu与enetc和支持tsn的以太网交换机交互的pci根联合体集成端点。具有tsn功能的以太网交换机总共有6个端口：4个外部以太网端口，以及两个内部连接到enetc的端口，用于交换数据和管理/控制功能。
tsn以太网交换机核心包含5个10/100/1000/2500mbps以太网端口和1个10/100/1000mbps以太网端口。概括起来就是ls1028a最多可以引出6个网口，且都支持tsn。
serdes介绍
serdes模块可以引出pcie，sata，和网口，前面讲的enetc中有5个网口都是通过serdes引出的sgmii/qsgmii/qxgmii，这部分涉及到的硬件接口有sd1_tx[0:3]_p/n，sd1_rx[0:3]_p/n，sd1_refx_clk_p/n，tx/rx是发送/接收数据的信号线，clk是输入到serdes的参考时钟。让我们来看看serdes模块的时钟结构。
serdes的参考时钟源有2个，sysclk或者外部输入的ref_clk。sysclk是固定100mhz的频率，当serdes参考sysclk 100mhz的时候，有些接口功能是有限制的；使用外部的ref_clk则可以灵活选择配置时钟。
serdes方案表
输入文字
在ls1028a芯片中，serdes可以配置下表的功能，不在表中的搭配是不允许使用的。
选定sesdes方案后还需要配置时钟，根据前面的时钟结构我们可以看到serdes内部有pll1和pll2，pciegen1/2 pll mapping这一列就是我们需要配置pll1还是pll2，比如2211，表示lanea和laneb选择pll2，lanec和laned选择pll1。比如pcie功能需要参考100mhz或者125mhz时钟，因为我们的sysclk是100mhz的，就不需要额外再ref_clk引脚上添加外部时钟。一旦我们使用了2.5xsgmii或者usxgmii网络功能，sysclk就不符合需求了，就需要在ref_clk引脚上输入参考时钟。
飞凌fet1028a-c核心板考虑到高性价比并覆盖绝大部分应用场合，只做好了100mhz的sysclk时钟，同时也将sd1_refx_clk_p/n引脚连接到连接器中，允许用户在设计中使用更高频率的时钟。建议用户在收到产品准备测试前，先看看手册中的serdes章节，这一部分很重要。希望这篇文章能对您的设计有所帮助，您也可以联系飞凌技术支持获取帮助。
fqj
多节镍镉电池充电器
赵福全对话付于武（下）：发挥好政府作用，深化人才工作，加快汽车产业转型发展
拒绝中途崩溃，节能稳定的服务器如何设计？
小米最新消息：小米6失守1999？性能发烧直逼S8！
基于ZigBee的无线网关解决方案
基于LS1046A&LS1028A平台的SerDes设计方案的介绍
你必须知的的5G十大趋势
IPC工控机的结构与技术特性
realme不再在国内推4G手机产品 争取全面覆盖5G手机产品
什么是3c产品?3c产品具体包括哪些
“高性能、高可靠域控制器系统研发”项目启动会顺利召开
北鲲云超算平台推动云计算为各行业提供服务
Ncam Technologies将在NAB 2018上推出三款新的AR解决方案
-80 °C下工作的可充电Li/Cl2电池
阿里安全获得人工智能大赛冠军
IEEE802.15.4协议的数据传输模型解析
苹果13是什么接口
低音炮功放电路板与电路图分享
TPS61194使用中常见问题汇总
笔记本电源使用技巧