74LS138和与非门设计三人表决器 74LS138设计详解
74ls138应当如何和与非门电路设计三人表决器呢？本文将为你详细介绍基于74ls138下的三人表决器设计过程。
74ls138 74ls138 为3 线－8线译码器，共有 54ls138和 74ls138 两种线路结构型式。54ls138为军用，74ls138为民用。
74ls138工作原理 ①当一个选通端（e1）为高电平，另两个选通端（(/e2))和(/e3)）为低电平时，可将地址端（a0、a1、a2）的二进制编码在y0至y7对应的输出端以低电平译出。(即输出为y0至y7的非)比如：a2a1a0=110时，则y6输出端输出低电平信号。
②利用 e1、e2和e3可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。
③若将选通端中的一个作为数据输入端时，74ls138还可作数据分配器。
④可用在8086的译码电路中，扩展内存。
74ls138和与非门设计三人表决器 设sa,sb,sc为三裁判按键，按下=1通过，s为开始键，
真值表中绿色圈为通过组合，通过後led亮。
74ls138和与非门设计三人表决器工作原理 首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器。
全加器有3个输入端：a，b，ci；有2个输出端：s，co.
与3-8译码器比较，3-8译码器有3个数据输入端：a，b，c；3个使能端；8个输出端，out（0-7）。
这里可以把3-8译码器的3个数据输入端当做全加器的3个输入端，即3-8译码器的输入a、b、c分别对应全加器的输入a，b，ci；将3-8译码器的3个使能端都置为有效电平，保持正常工作；这里关键的就是处理3-8译码的8个输出端与全加器的2个输出的关系。
现在写出全加器和3-8译码器的综合真值表：
（a/a，b/b，c/ci为全加器和译码器的输入，out为译码器的输出（0-7），s为加法器的和，co为加法器的进位输出）ps：假定译码器的输出为高电平有效。
a/a b/b c/ci out s co
0 0 0 0 0 0
0 0 1 1 1 0
0 1 0 2 1 0
0 1 1 3 0 1
1 0 0 4 1 0
1 0 1 5 0 1
1 1 0 6 0 1
1 1 1 7 1 1
根据上面的真值表，可以设计出电路图：
将3-8译码器的输出out（1、2、4、7）作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出out（3、5、6、7）作为一个4输入的或门的输入，或门的输出作为加法器的进位输出。即完成了加法器的设计。
回过头来分析：
当加法器的输入分别为：a=1，b=0，ci=1时，对应3-8译码器的输入为a=1，b=0，c=1，这是译码器对应的输出为out（5）=1，其余的为0，根据上面设计的连接关系，s=0，co=1，满足全加器的功能，举其他的例子也一样，所以，设计全加器的设计正确。
结语 在三人表决器的设计中，如果数字系统简单，可以采用门电路；如果数字系统复杂，则可以采用译码器、数据选择器和加法器比较好。关于74ls138和与非门设计三人表决器的介绍就到这里了，希望本文能够帮到你。
ADI：新能源技术引领IC模拟市场革命
小米Note2评测：实用才是硬道理
太赫兹通信和 6G 有何关联？
贸泽电子开售面向高要求汽车应用的 Melexis MLX9042x Triaxis 3D磁性位置传感解决方案
Nokia C3可拆卸电池手机的拆解步骤
74LS138和与非门设计三人表决器 74LS138设计详解
S波段微波功率放大器的原理、组成及如何实现设计
国务院新闻办公室举行新闻发布会
英特尔发布Horse Ridge芯片 加快量子计算系统开发
专访505Games中国总经理罗山：为中国玩家带来更多好游戏
智能家电产品与智能家居控制系统有什么区别
电梯按需保养是减少维保次数吗？
2018年区块链数字资产交易系统开发海南真的要支持数字货币交易了
慵懒警告器的制作教程
半导体前端工艺：刻蚀——有选择性地刻蚀材料，以创建所需图形
华为荣耀9在小米家门口示威，坐看雷军如何回应？
iPhone7发布会之前评选出苹果7的四大靠谱消息
红米Pro 2要用联发科P25？你在逗我？
英特尔谈移动事业：只有迟到者，没有失败者
虚拟数字资产抵押借贷平台开发公司,虚拟数字资产交易所开发
74ls138 74ls138 为3 线－8线译码器，共有 54ls138和 74ls138 两种线路结构型式。54ls138为军用，74ls138为民用。
74ls138工作原理 ①当一个选通端（e1）为高电平，另两个选通端（(/e2))和(/e3)）为低电平时，可将地址端（a0、a1、a2）的二进制编码在y0至y7对应的输出端以低电平译出。(即输出为y0至y7的非)比如：a2a1a0=110时，则y6输出端输出低电平信号。
②利用 e1、e2和e3可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。
③若将选通端中的一个作为数据输入端时，74ls138还可作数据分配器。
④可用在8086的译码电路中，扩展内存。
74ls138和与非门设计三人表决器 设sa,sb,sc为三裁判按键，按下=1通过，s为开始键，
真值表中绿色圈为通过组合，通过後led亮。
74ls138和与非门设计三人表决器工作原理 首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器。
全加器有3个输入端：a，b，ci；有2个输出端：s，co.
与3-8译码器比较，3-8译码器有3个数据输入端：a，b，c；3个使能端；8个输出端，out（0-7）。
这里可以把3-8译码器的3个数据输入端当做全加器的3个输入端，即3-8译码器的输入a、b、c分别对应全加器的输入a，b，ci；将3-8译码器的3个使能端都置为有效电平，保持正常工作；这里关键的就是处理3-8译码的8个输出端与全加器的2个输出的关系。
现在写出全加器和3-8译码器的综合真值表：
（a/a，b/b，c/ci为全加器和译码器的输入，out为译码器的输出（0-7），s为加法器的和，co为加法器的进位输出）ps：假定译码器的输出为高电平有效。
a/a b/b c/ci out s co
0 0 0 0 0 0
0 0 1 1 1 0
0 1 0 2 1 0
0 1 1 3 0 1
1 0 0 4 1 0
1 0 1 5 0 1
1 1 0 6 0 1
1 1 1 7 1 1
根据上面的真值表，可以设计出电路图：
将3-8译码器的输出out（1、2、4、7）作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出out（3、5、6、7）作为一个4输入的或门的输入，或门的输出作为加法器的进位输出。即完成了加法器的设计。
回过头来分析：
当加法器的输入分别为：a=1，b=0，ci=1时，对应3-8译码器的输入为a=1，b=0，c=1，这是译码器对应的输出为out（5）=1，其余的为0，根据上面设计的连接关系，s=0，co=1，满足全加器的功能，举其他的例子也一样，所以，设计全加器的设计正确。
结语 在三人表决器的设计中，如果数字系统简单，可以采用门电路；如果数字系统复杂，则可以采用译码器、数据选择器和加法器比较好。关于74ls138和与非门设计三人表决器的介绍就到这里了，希望本文能够帮到你。
ADI：新能源技术引领IC模拟市场革命
小米Note2评测：实用才是硬道理
太赫兹通信和 6G 有何关联？
贸泽电子开售面向高要求汽车应用的 Melexis MLX9042x Triaxis 3D磁性位置传感解决方案
Nokia C3可拆卸电池手机的拆解步骤
74LS138和与非门设计三人表决器 74LS138设计详解
S波段微波功率放大器的原理、组成及如何实现设计
国务院新闻办公室举行新闻发布会
英特尔发布Horse Ridge芯片 加快量子计算系统开发
专访505Games中国总经理罗山：为中国玩家带来更多好游戏
智能家电产品与智能家居控制系统有什么区别
电梯按需保养是减少维保次数吗？
2018年区块链数字资产交易系统开发海南真的要支持数字货币交易了
慵懒警告器的制作教程
半导体前端工艺：刻蚀——有选择性地刻蚀材料，以创建所需图形
华为荣耀9在小米家门口示威，坐看雷军如何回应？
iPhone7发布会之前评选出苹果7的四大靠谱消息
红米Pro 2要用联发科P25？你在逗我？
英特尔谈移动事业：只有迟到者，没有失败者
虚拟数字资产抵押借贷平台开发公司,虚拟数字资产交易所开发