GPIO的推挽输出和开漏输出以及其优缺点分析
gpio的功能，简单说就是可以根据自己的需要去配置为输入或输出。但是在配置gpio管脚的时候，常会见到两种模式：开漏（open-drain，漏极开路）和推挽（push-pull）。
push-pull推挽输出
输出的器件是指输出脚内部集成有一对互补的mosfet，当q1导通、q2截止时输出高电平；而当q1截止导通、q2导通时输出低电平。
push-pull输出，实际上内部是用了两个晶体管（transistor），此处分别称为top transistor和bottom transistor。通过开关对应的晶体管，输出对应的电平。top transistor打开（bottom transistor关闭），输出为高电平；bottom transistor打开（top transistor关闭），输出低电平。push-pull即能够漏电流（sink current），又可以集电流（source current）。其也许有，也许没有另外一个状态：高阻抗（high impedance）状态。除非push-pull需要支持额外的高阻抗状态，否则不需要额外的上拉电阻。
open-drain开漏输出
开漏电路就是指以mosfet的漏极为输出的电路。指内部输出和地之间有个n沟道的mosfet（q1），这些器件可以用于电平转换的应用。输出电压由vcc'决定。vcc'可以大于输入高电平电压vcc（up－translate）也可以低于输入高电平电压vcc（down－translate）。
open-drain输出，则是比push-pull少了个top transistor，只有那个bottom transistor。（就像push-pull中的那样）当bottom transistor关闭，则输出为高电平。此处没法输出高电平，想要输出高电平，必须外部再接一个上拉电阻（pull-up resistor）。open-drain只能够漏电流（sink current），如果想要集电流（source current），则需要加一个上拉电阻。
老外的理解
常见的gpio的模式可以配置为open-drain或push-pull，具体实现上，常为通过配置对应的寄存器的某些位来配置为open-drain或是push-pull。当我们通过cpu去设置那些gpio的配置寄存器的某位（bit）的时候，其gpio硬件ic内部的实现是，会去打开或关闭对应的top transistor。相应地，如果设置为了open-d模式的话，是需要上拉电阻才能实现，也能够输出高电平的。因此，如果硬件内部（internal）本身包含了对应的上拉电阻的话，此时会去关闭或打开对应的上拉电阻。如果gpio硬件ic内部没有对应的上拉电阻的话，那么你的硬件电路中，必须自己提供对应的外部（external）的上拉电阻。而push-pull输出的优势是速度快，因为线路（line）是以两种方式驱动的。而带了上拉电阻的线路，即使以最快的速度去提升电压，最快也要一个常量的r×c的时间。其中r是电阻，c是寄生电容（parasitic capacitance），包括了pin脚的电容和板子的电容。但是，push-pull相对的缺点是往往需要消耗更多的电流，即功耗相对大。而open-drain所消耗的电流相对较小，由电阻r所限制，而r不能太小，因为当输出为低电平的时候，需要sink更低的transistor，这意味着更高的功耗。（此段原文：because the lower transistor has to sink that current when the output is low; that means higher power consumption.）而open-drain的好处之一是，允许你cshort（？）多个open-drain的电路，公用一个上拉电阻，此种做法称为wired-or连接，此时可以通过拉低任何一个io的pin脚使得输出为低电平。为了输出高电平，则所有的都输出高电平。此种逻辑，就是“线与”的功能，可以不需要额外的门（gate）电路来实现此部分逻辑。
图表 4 open-drain“线与”功能
优点
push-pull推挽输出
（1）可以吸电流，也可以贯电流；
（2）和开漏输出相比，push－pull的高低电平由ic的电源低定，不能简单的做逻辑操作等。
open-drain开漏输出
（1）对于各种电压节点间的电平转换非常有用，可以用于各种电压节点的up-translate和down－translate转换
（2）可以将多个开漏输出的pin脚，连接到一条线上，形成“与逻辑”关系,即“线与”功能，任意一个变低后，开漏线上的逻辑就为0了。这也是i2c，smbus等总线判断总线占用状态的原理。
（3）利用 外部电路的驱动能力，减少ic内部的驱动。当ic内部mosfet导通时，驱动电流是从外部的vcc流经r pull-up ，mosfet到gnd。ic内部仅需很下的栅极驱动电流。
（4）可以利用改变上拉电源的电压，改变传输电平：图表 5 open-drain输出电平的原理，ic的逻辑电平由电源vcc1决定，而输出高电平则由vcc2决定。这样我们就可以用低电平逻辑控制输出高电平逻辑了。
缺点
push-pull推挽输出
一条总线上只能有一个push-pull输出的器件；
在cmos电路里面应该叫cmos输出更合适，因为在cmos里面的push－pull输出能力不可能做得双极那么大。输出能力看ic内部输出极n管p管的面积。push－pull是现在cmos电路里面用得最多的输出级设计方式
open-drain开漏输出
开漏pin不连接外部的上拉电阻，则只能输出低电平。当输出电平为低时，n沟道三极管是导通的，这样在vcc'和gnd之间有一个持续的电流流过上拉电阻r和三极管q1。这会影响整个系统的功耗。采用较大值的上拉电阻可以减小电流。但是，但是大的阻值会使输出信号的上升时间变慢。即上拉电阻r pull-up的阻值 决定了逻辑电平转换的沿的速度。阻值越大，速度越低功耗越小。反之亦然。
一种改进型零电压开关PWM三电平直流变换器的研究
工控机的接口类型都有哪些
一种模拟人类指纹特征的柔性滑觉传感器
空调电源线怎么接
基于GaN芯片的电源转换方案设计
GPIO的推挽输出和开漏输出以及其优缺点分析
人工智能AI在机器人运动控制领域盘点简介
基于可编程逻辑器件实现多电平正交幅度调制系统的设计
新风系统和净化器之间的区别与工作原理
河套IT TALK——TALK 12：编程的技术｜艺术｜术术 下篇：对着代码解读编程的哲学
感应小夜灯方案的功能特点及技术参数
ARM携手中科创达成立安创空间加速器 促进智能硬件产业发展
SD NAND 异常上下电测试：确保稳定性、可靠性和数据完整性的关键步骤
Matter 1.1 发布——助益产品和开发者
数字经济与物联网，工业互联网与产业互联网
Aptina推出新款14MP 数码相机CMOS图像传感器AR1411HS
IHI发动机结构和运行原理（常见技术20问）
ALTI UAS推出垂直起降无人机应对特大型火灾
细线路断线原因分析
决胜物联网市场，华为中兴NB-IoT芯片今年上半年正式商用！
push-pull推挽输出
输出的器件是指输出脚内部集成有一对互补的mosfet，当q1导通、q2截止时输出高电平；而当q1截止导通、q2导通时输出低电平。
push-pull输出，实际上内部是用了两个晶体管（transistor），此处分别称为top transistor和bottom transistor。通过开关对应的晶体管，输出对应的电平。top transistor打开（bottom transistor关闭），输出为高电平；bottom transistor打开（top transistor关闭），输出低电平。push-pull即能够漏电流（sink current），又可以集电流（source current）。其也许有，也许没有另外一个状态：高阻抗（high impedance）状态。除非push-pull需要支持额外的高阻抗状态，否则不需要额外的上拉电阻。
open-drain开漏输出
开漏电路就是指以mosfet的漏极为输出的电路。指内部输出和地之间有个n沟道的mosfet（q1），这些器件可以用于电平转换的应用。输出电压由vcc'决定。vcc'可以大于输入高电平电压vcc（up－translate）也可以低于输入高电平电压vcc（down－translate）。
open-drain输出，则是比push-pull少了个top transistor，只有那个bottom transistor。（就像push-pull中的那样）当bottom transistor关闭，则输出为高电平。此处没法输出高电平，想要输出高电平，必须外部再接一个上拉电阻（pull-up resistor）。open-drain只能够漏电流（sink current），如果想要集电流（source current），则需要加一个上拉电阻。
老外的理解
常见的gpio的模式可以配置为open-drain或push-pull，具体实现上，常为通过配置对应的寄存器的某些位来配置为open-drain或是push-pull。当我们通过cpu去设置那些gpio的配置寄存器的某位（bit）的时候，其gpio硬件ic内部的实现是，会去打开或关闭对应的top transistor。相应地，如果设置为了open-d模式的话，是需要上拉电阻才能实现，也能够输出高电平的。因此，如果硬件内部（internal）本身包含了对应的上拉电阻的话，此时会去关闭或打开对应的上拉电阻。如果gpio硬件ic内部没有对应的上拉电阻的话，那么你的硬件电路中，必须自己提供对应的外部（external）的上拉电阻。而push-pull输出的优势是速度快，因为线路（line）是以两种方式驱动的。而带了上拉电阻的线路，即使以最快的速度去提升电压，最快也要一个常量的r×c的时间。其中r是电阻，c是寄生电容（parasitic capacitance），包括了pin脚的电容和板子的电容。但是，push-pull相对的缺点是往往需要消耗更多的电流，即功耗相对大。而open-drain所消耗的电流相对较小，由电阻r所限制，而r不能太小，因为当输出为低电平的时候，需要sink更低的transistor，这意味着更高的功耗。（此段原文：because the lower transistor has to sink that current when the output is low; that means higher power consumption.）而open-drain的好处之一是，允许你cshort（？）多个open-drain的电路，公用一个上拉电阻，此种做法称为wired-or连接，此时可以通过拉低任何一个io的pin脚使得输出为低电平。为了输出高电平，则所有的都输出高电平。此种逻辑，就是“线与”的功能，可以不需要额外的门（gate）电路来实现此部分逻辑。
图表 4 open-drain“线与”功能
优点
push-pull推挽输出
（1）可以吸电流，也可以贯电流；
（2）和开漏输出相比，push－pull的高低电平由ic的电源低定，不能简单的做逻辑操作等。
open-drain开漏输出
（1）对于各种电压节点间的电平转换非常有用，可以用于各种电压节点的up-translate和down－translate转换
（2）可以将多个开漏输出的pin脚，连接到一条线上，形成“与逻辑”关系,即“线与”功能，任意一个变低后，开漏线上的逻辑就为0了。这也是i2c，smbus等总线判断总线占用状态的原理。
（3）利用 外部电路的驱动能力，减少ic内部的驱动。当ic内部mosfet导通时，驱动电流是从外部的vcc流经r pull-up ，mosfet到gnd。ic内部仅需很下的栅极驱动电流。
（4）可以利用改变上拉电源的电压，改变传输电平：图表 5 open-drain输出电平的原理，ic的逻辑电平由电源vcc1决定，而输出高电平则由vcc2决定。这样我们就可以用低电平逻辑控制输出高电平逻辑了。
缺点
push-pull推挽输出
一条总线上只能有一个push-pull输出的器件；
在cmos电路里面应该叫cmos输出更合适，因为在cmos里面的push－pull输出能力不可能做得双极那么大。输出能力看ic内部输出极n管p管的面积。push－pull是现在cmos电路里面用得最多的输出级设计方式
open-drain开漏输出
开漏pin不连接外部的上拉电阻，则只能输出低电平。当输出电平为低时，n沟道三极管是导通的，这样在vcc'和gnd之间有一个持续的电流流过上拉电阻r和三极管q1。这会影响整个系统的功耗。采用较大值的上拉电阻可以减小电流。但是，但是大的阻值会使输出信号的上升时间变慢。即上拉电阻r pull-up的阻值 决定了逻辑电平转换的沿的速度。阻值越大，速度越低功耗越小。反之亦然。
一种改进型零电压开关PWM三电平直流变换器的研究
工控机的接口类型都有哪些
一种模拟人类指纹特征的柔性滑觉传感器
空调电源线怎么接
基于GaN芯片的电源转换方案设计
GPIO的推挽输出和开漏输出以及其优缺点分析
人工智能AI在机器人运动控制领域盘点简介
基于可编程逻辑器件实现多电平正交幅度调制系统的设计
新风系统和净化器之间的区别与工作原理
河套IT TALK——TALK 12：编程的技术｜艺术｜术术 下篇：对着代码解读编程的哲学
感应小夜灯方案的功能特点及技术参数
ARM携手中科创达成立安创空间加速器 促进智能硬件产业发展
SD NAND 异常上下电测试：确保稳定性、可靠性和数据完整性的关键步骤
Matter 1.1 发布——助益产品和开发者
数字经济与物联网，工业互联网与产业互联网
Aptina推出新款14MP 数码相机CMOS图像传感器AR1411HS
IHI发动机结构和运行原理（常见技术20问）
ALTI UAS推出垂直起降无人机应对特大型火灾
细线路断线原因分析
决胜物联网市场，华为中兴NB-IoT芯片今年上半年正式商用！