减法计数器的结构原理
异步二进制减法计数器如图1-1所示
减法计数器的结构原理
1-1减法计数器的结构原理
该计数器是一个3位二进制异步减法计数器，它与前面介绍过的3位二进制异步加法计 数器一样，是由3个jk触发器组成，其中j、k端都悬空（相当于j=1、k=1），两者的不同 之处在于，减法计数器是将前一个触发器的q非端与下一个触发器的cp端相连。
电子时代
计数器原理
计数器的工作过程分为两步。
第一步：计数器复位清零。
在工作前应先对计数器进行复位清零。在复位位控制端cr非送一个负脉冲到各触发器rd 端，触发器状态都变为“0”，即q2q1q0=000 。
数字时代
第二步：计数器开始计数。
当第1个时钟脉冲的下降沿到触发器f0的cp端（即c端）时，触发器f0开始工作，由 于j=k=1， jk触发器的功能是翻转，触发器f0的状态由“0”变为“1”，即q0=1， q0由“1” 变为“0”，这相当于一个脉冲的下降沿，它送到触发器f1的cp端，触发器e的状态由“0” 变为“1”，即q1=1， q由“1”变为“0”，它送到触发器f2的cp端，触发器f2的状态由 “0，变为“1”，q2=1， 3个触发器的状态均为“1”，计数器的输出为q2q1q0=111。
当第2个时钟脉冲的下降沿到触发器f°的cp端时，触发器f。状态翻转，qo由“1”变 为“0”，qo则由“0”变为“1”，触发器fi的状态不变，触发器f2的状态也不变，计数器 的输出为q2q1q0=110。
当第3个时钟脉冲下降沿到触发器f0的cp端，时f0触发器状态又翻转，q0由“0”变为“ 1 ”， q0则由“1”变为“0”（相当于脉冲的下降沿），它送到f1的cp端，触发器f1状态翻转，q1 由“1”变为“0”，q则由“0”变为“1”，触发器f2状态不变，计数器的输出为101.
同样道理，当第47个脉冲到来时，计数器的q2q1q0依次变为100、011、010、001。 由此可见，随着脉冲的不断到来，计数器的计数值不断递减，这种计数器成为减法计数器。当 再给输入一个脉冲时，q2q1q0又变为000，随着时钟脉冲的不断到来，计数器又重新开始对脉 冲进行计数。
3位异步二进制减法计数器的时钟脉冲输入个数与计数器的状态见表1-1.
表1-1计数器状态表
富锂材料日趋成熟 高容量的优势挑战三元材料
易聊全场景AI客服机器人：永不休息的员工
对于服装的风格，人工智能系统可提供时尚建议
郭明錤：苹果最早2025年推出MicroLED Apple Watch
iphone8什么时候上市?iphone8最新消息:苹果终于坐不住,iPhone8成唯一救命稻草
减法计数器的结构原理
非洲猪瘟PCR检测仪应用领域
CPU的工作原理及内部结构
给电话机巧设定时免打扰功能,No disturb funciton
沉积氮化硅薄膜的重要制备工艺——PECVD镀膜
市电的频率以及检测方法
示波器探头的三种常用校准方法
浅谈管理并发数据访问：乐观并发控制、悲观并发控制
智慧路灯公共管理平台分析
芯片是怎么被“光刻”出来的
韩国将成为全球第一个推出5G商用服务的国家
使用室外光缆常见的特点有哪些方面？
还有最后两个月，ios11将把苹果五系列彻底抹除
FM25V10 新型F-RAM系列产品,具有高速读/写性能、
海底电缆运维船“南电监查01”交付使用
减法计数器的结构原理
1-1减法计数器的结构原理
该计数器是一个3位二进制异步减法计数器，它与前面介绍过的3位二进制异步加法计 数器一样，是由3个jk触发器组成，其中j、k端都悬空（相当于j=1、k=1），两者的不同 之处在于，减法计数器是将前一个触发器的q非端与下一个触发器的cp端相连。
电子时代
计数器原理
计数器的工作过程分为两步。
第一步：计数器复位清零。
在工作前应先对计数器进行复位清零。在复位位控制端cr非送一个负脉冲到各触发器rd 端，触发器状态都变为“0”，即q2q1q0=000 。
数字时代
第二步：计数器开始计数。
当第1个时钟脉冲的下降沿到触发器f0的cp端（即c端）时，触发器f0开始工作，由 于j=k=1， jk触发器的功能是翻转，触发器f0的状态由“0”变为“1”，即q0=1， q0由“1” 变为“0”，这相当于一个脉冲的下降沿，它送到触发器f1的cp端，触发器e的状态由“0” 变为“1”，即q1=1， q由“1”变为“0”，它送到触发器f2的cp端，触发器f2的状态由 “0，变为“1”，q2=1， 3个触发器的状态均为“1”，计数器的输出为q2q1q0=111。
当第2个时钟脉冲的下降沿到触发器f°的cp端时，触发器f。状态翻转，qo由“1”变 为“0”，qo则由“0”变为“1”，触发器fi的状态不变，触发器f2的状态也不变，计数器 的输出为q2q1q0=110。
当第3个时钟脉冲下降沿到触发器f0的cp端，时f0触发器状态又翻转，q0由“0”变为“ 1 ”， q0则由“1”变为“0”（相当于脉冲的下降沿），它送到f1的cp端，触发器f1状态翻转，q1 由“1”变为“0”，q则由“0”变为“1”，触发器f2状态不变，计数器的输出为101.
同样道理，当第47个脉冲到来时，计数器的q2q1q0依次变为100、011、010、001。 由此可见，随着脉冲的不断到来，计数器的计数值不断递减，这种计数器成为减法计数器。当 再给输入一个脉冲时，q2q1q0又变为000，随着时钟脉冲的不断到来，计数器又重新开始对脉 冲进行计数。
3位异步二进制减法计数器的时钟脉冲输入个数与计数器的状态见表1-1.
表1-1计数器状态表
富锂材料日趋成熟 高容量的优势挑战三元材料
易聊全场景AI客服机器人：永不休息的员工
对于服装的风格，人工智能系统可提供时尚建议
郭明錤：苹果最早2025年推出MicroLED Apple Watch
iphone8什么时候上市?iphone8最新消息:苹果终于坐不住,iPhone8成唯一救命稻草
减法计数器的结构原理
非洲猪瘟PCR检测仪应用领域
CPU的工作原理及内部结构
给电话机巧设定时免打扰功能,No disturb funciton
沉积氮化硅薄膜的重要制备工艺——PECVD镀膜
市电的频率以及检测方法
示波器探头的三种常用校准方法
浅谈管理并发数据访问：乐观并发控制、悲观并发控制
智慧路灯公共管理平台分析
芯片是怎么被“光刻”出来的
韩国将成为全球第一个推出5G商用服务的国家
使用室外光缆常见的特点有哪些方面？
还有最后两个月，ios11将把苹果五系列彻底抹除
FM25V10 新型F-RAM系列产品,具有高速读/写性能、
海底电缆运维船“南电监查01”交付使用