时序分析基本概念介绍<generate clock>
今天我们要介绍的时序分析概念是 generate clock 。中文名为生成时钟。generate clock定义在sdc中，是一个重要的时钟概念。
它从master clock中取得的时钟定义。master clock就是指create_clock命令指定的时钟产生点，如图所示：
我们可以用如下命令来描述generated clocks:
#定义master clock
***create_clock -name clkp -period 10 ***
-waveform {0 5} [get_pins upll0/clkout]
#在q点定义generated clock
***create_generated_clock -name clkpdiv2 ***
*** -source upll0/clkout -add ***
***-master_clock clkp -divide_by 2 [get_pins uff0/q] ***
一般我们把时钟的源头会定义成 create_clock ，而分频时钟则会定义为 create_generated_clock . 两者的主要区别在于cts步骤，generated clock并不会产生新的clock domain, 而且定义generated clock后，clock path的起点始终位于master clock, 这样source latency并不会重新的计算。
上图中描述，如果我们给pllclk出来的三个分频点定义为generate clock，则在trace clock tree时，工具会穿过这三个点，并不会产生新的clock，对工具来说，它会balance所有clock sink。这种情况下，clock tree通常会做得比较长一些。
相反，如果我们给这三个分频点定义为create_clock，则在trace clock tree时，这三个点会生成各自新的clock tree，属于他们自己的sink会分别做balance，但是相互之间会不做balance。而且它本身的input clock pin也会被当成pllclk的sink进行balance。
农兽药残留检测仪的性能及参数
中科创达与亚马逊云科技成立人工智能联合创新实验室
盒式交换机和框式交换机的区别
运算放大器常见的指标及重要特性解析
千年盐河北岸，淮安高新区内，半导体产业航母巍然初成
时序分析基本概念介绍<generate clock>
苹果第四季度出货量大降 或被挤出中国市场
vivo发布X30系列预告片透露细节，业内首发Cortex A77架构芯片
HDMI MHL是如何工作的？如何使用HDMI MHL适配器呢？
微信新增多个新表情 但PC版微信上暂时不显示
武汉华宇诚数控生产的数控相贯线切割机编程软件介绍
手机产业链厂商开始爆发停产或“跑路”等危机
旅客飞机上不顾安全任性玩手机拘留十日处罚!旅客飞机上玩手机有何危害?
物联网等技术在货运业中起到什么作用?
联想笔记本电脑黑屏打不开怎么办 联想笔记本电脑怎么强制关机
美国如何影响以比特币为首的加密货币
华为进军电视行业，整体低迷，难度困境大
WiFi模块和蓝牙模块怎么区分？
什么是数字实时荧辉技术？其工作原理是什么？
可穿戴PCB设计的设计说明
它从master clock中取得的时钟定义。master clock就是指create_clock命令指定的时钟产生点，如图所示：
我们可以用如下命令来描述generated clocks:
#定义master clock
***create_clock -name clkp -period 10 ***
-waveform {0 5} [get_pins upll0/clkout]
#在q点定义generated clock
***create_generated_clock -name clkpdiv2 ***
*** -source upll0/clkout -add ***
***-master_clock clkp -divide_by 2 [get_pins uff0/q] ***
一般我们把时钟的源头会定义成 create_clock ，而分频时钟则会定义为 create_generated_clock . 两者的主要区别在于cts步骤，generated clock并不会产生新的clock domain, 而且定义generated clock后，clock path的起点始终位于master clock, 这样source latency并不会重新的计算。
上图中描述，如果我们给pllclk出来的三个分频点定义为generate clock，则在trace clock tree时，工具会穿过这三个点，并不会产生新的clock，对工具来说，它会balance所有clock sink。这种情况下，clock tree通常会做得比较长一些。
相反，如果我们给这三个分频点定义为create_clock，则在trace clock tree时，这三个点会生成各自新的clock tree，属于他们自己的sink会分别做balance，但是相互之间会不做balance。而且它本身的input clock pin也会被当成pllclk的sink进行balance。
农兽药残留检测仪的性能及参数
中科创达与亚马逊云科技成立人工智能联合创新实验室
盒式交换机和框式交换机的区别
运算放大器常见的指标及重要特性解析
千年盐河北岸，淮安高新区内，半导体产业航母巍然初成
时序分析基本概念介绍<generate clock>
苹果第四季度出货量大降 或被挤出中国市场
vivo发布X30系列预告片透露细节，业内首发Cortex A77架构芯片
HDMI MHL是如何工作的？如何使用HDMI MHL适配器呢？
微信新增多个新表情 但PC版微信上暂时不显示
武汉华宇诚数控生产的数控相贯线切割机编程软件介绍
手机产业链厂商开始爆发停产或“跑路”等危机
旅客飞机上不顾安全任性玩手机拘留十日处罚!旅客飞机上玩手机有何危害?
物联网等技术在货运业中起到什么作用?
联想笔记本电脑黑屏打不开怎么办 联想笔记本电脑怎么强制关机
美国如何影响以比特币为首的加密货币
华为进军电视行业，整体低迷，难度困境大
WiFi模块和蓝牙模块怎么区分？
什么是数字实时荧辉技术？其工作原理是什么？
可穿戴PCB设计的设计说明