Σ-Δ调制器基本结构、原理及非线性误差校正方法
1 概述
σ-δ调制是目前国际上的a/d转换器设计中很受欢迎的一种技术，与传统的nyquist频率采样的a/d转换器工作原理有所不同，采用的是过采样和低位量化结合的方法。其中，过采样技术在模/数混合电路中的应用，能够避免传统a/d或d/a转换方法实现中遇到的诸多困难，尤其是在对低频信号要求高分辨率的应用领域，传统转换方法需要较高精度的模拟结构（模拟电阻、电容等），从而使整个a/d转换器的成本很高。σ-δadc能够避免使用高精度模拟电路，将噪声推向高频，具有分辨率高，量化结构简单等优点。由于电磁环境日益恶化，对接收机的动态范围要求越来越高，跳频、扩频等宽带信号的应用又要求使用宽带测量设备，这些都对adc的分辨率和速度提出了更高的要求。
调制器（modulator）属于σ-δadc电路中的模拟电路部分，它的结构选择和电路参数设计都极大地影响着整个adc的信噪比（snr）等性能指标。在σ-δ调制器中，使用了过采样、噪声成形等关键技术。这些技术还使它另外具有一系列固有的优点，如易于与数字信号处理系统单片集成，无须采样保持电路，对输入端抗混迭滤波器要求很低等。下面先讨论过采样与mash噪声成形的主要单元分析，最后针对dac失真误差，设计并仿真了一种数字误差校正技术。
2 基本原理与技术
2.1 σ-δadc基本原理及调制器的组成
σ-δadc由两部分组成：调制器和数字抽取滤波器。其中调制器的工作原理是采用远远大于nyquist频率的时钟对输入模拟信号进行”过采样”，采样频率与nyquist频率之比定义为过采样率m，是调制器的重要结构参数之一。由于采样频率很高，则无需传统的pcmadc中的保持电路。采样后的信号与前一时刻的采样信号相比较，对其差值做出低位量化，输出低位码流，并根据量化器的输出决定返回+δ或-δ反馈信号。调制器的基本结构如图1所示，主要由采样环节、积分器、量化器以及d/a反馈组成，其中fs表示采样时钟频率，k1，k2分别表示输入信号和反馈信号的增益系数。
图1 σ-δ调制器基本结构
习惯上，定义调制器中含有的积分器个数为调制器的阶数l，量化器的个数为级数。对调制器的线性模型做离散域的z变换分析，并将量化误差模型化为噪声信号，可以推导出输出信号y对输入信号x与量化误差e的传递函数，在有效信号频率内，输入信号保持不变而噪声信号被差分衰减，即
y（z）=z-lx（z）+（1-z-1）le（z） （1）
通常，对调制器性能评测的重要参数之一是信噪比snr，即信号功率与噪声功率之比
（2）
这里ps为有效信号的功率，对正弦信号来说，ps=
，a为幅度;pq是信号频带内总的量化噪声功率，由e（z）的传递函数在有效信号频带内积分得到
（3）
从上式可以看出，分别提高m或l都能带来snr的提高。但当信号频率达到几十mhz以上的高频范围后，m的提高势必会受到现有工艺，以及功耗等制约。目前，更多的研究改善snr的方法是针对l的提高。
从调制器内在稳定性考虑，针对高阶调制器（l≥3），又有两种结构上的取向，即单级single-loop结构和多级级联的mash结构。
2.2 过采样及mash（多级噪声成形）技术
本文中使用记号fn来表示nyquist调制器工作时的采样率，而它与基带信号最高频率fb的关系工程上一般为fn≈2.2fb～2.5fb。所谓过采样，就是指采样速度fs远大于fn。这里称m=fs/fn为“过采样比”。在σ-δadc的设计中，m远大于1，且取为2的整数次幂（如32、64等）。过采样带来的好处为压缩基带内量化噪声，降低对输入端模拟滤波器的要求等。
但是，光凭过采样来压缩基带内噪声是低效率的，提高4倍采样率才相当于提高1bit分辨率。为了更有效地衰减基带内量化噪声，应在过采样条件下进一步加入噪声成形（noise shaping）技术。最基本的一阶噪声成形器即所谓的一阶σ-δ调制器，其原理此处不再讨论。这里只指出，它可被转化为如图2所示的离散时间等效模型。
图2 一阶σ-δ调制器离散时间等效模型
图2中的积分器用i（z）=（1-z-1）-1等效描述，而1bit adc被加性噪声源q（n）替代。嵌在反馈环路中的1bit dac被一个单位时延z-1取代，以避免在离散时间模型中出现无时延反馈环。q（n）是与输入信号无关的白噪声，用它能够方便地描述σ-δ调制器在大量信号作用下的平均行为，分析可得其输入、输出关系式为
y（z）=x（z）+（1-z-1）q（z） （4）
由上式可知，在信号频谱x（z）未变的同时，白噪声q（z）被（1-z-1）加权而成为“高通”形状。此现象正是所谓“噪声成形”。加权函数（1-e-j2πft）的零点f=0使得基带内噪声被大大压缩;而在带外的高频端，噪声却略有上升。
在实际应用中，为更有效地压低量化噪声达到分辨率要求，还得考虑高阶噪声成形。一般地，将l个一阶σ-δ调制器组合起来，可以实现（1-z-1）l（l阶噪声成形）。
标准的mash（multistage noise shaping，多级噪声成形）结构如图3。它实际上是l个一阶σ-δ调制器的串联，其中前一级调制器内的1bit adc的量化误差被送入下一级进行再量化，然后将各级的输出码流送入运算节点进行处理。最后输出了经（1-z-1）l成形处理后的低分辨率码流。显然，这样的前馈结构不会存在任何稳定方面的问题。
图3 mash结构框图
mash中的数字处理节点所做的工作是抵消各级的量化误差：
第一级：y1（z）=x（z）+（1-z-1）q1（z），将-q1（z）送入第2级，有y2（z）=-q1（z）+（1-z-1）q2（z），再将-q2（z）送入第3级，有y3（z）=-q2（z）+（1-z-1）q3（z），。.直至yl（z）=-ql-1（z）+（1-z-1）ql（z），而运算节点使得
y（z）=y1（z）+（1-z-1）y2（z）+.。.+（1-z-1）l-1yl（z）=x（z）+（1-z-1）lql（z） （5）
这样，就等效实现了（1-z-1）l噪声成形。除mash外，还有许多新颖的采用计算机辅助设计的σ-δ噪声成形方案，用其可实现更高效的噪声成形。
3 一种dac非线性误差校正方法
在mashσ-δadc中，与一位（1bit）量化相比，采用多位量化器具有增大信噪比（snr），增加稳定性以及降低运算放大器规格等优点。然而，内部dac的非线性导致性能瓶颈，通常要求其最少具有与整个adc同样好的线性。现在，对于较大过采样比（osr＞32），采用即时数字校准、失配整形可解决此问题。但在宽带adc中，osr较小（通常≤4），失配整形法就变得无效。本文描述了一种数字即时校准方法。不同于较早的技术，其对低过采样比状态有效。并且，此方法可以跟随漂移。
3.1 校正系统
以二阶σ-δ调制器（ds1）为例来说明给出的校正技术。如图4所示，内部dac有两个输出：v1和vt，分别输入到循环滤波和校准adc（ds2）。由校准adc得到^ed，即所有输出电平的dac误差ed的数字估计，并且其被存储在ram中。在转换时，通过fir滤波器nlf（z）过滤ram的输出，从而校正内部dac误差，并从ds1的数字输出d1中减去过滤输出结果。获得^ed的过程和系统的详细分析在以下内容中给出。
图4 带有误差校正的σ-δ调制器
在图4所示系统中，假设单独dac输出为两个积分器提供反馈信号。系数b1、b2的不匹配对系统线性没有影响。值得注意的是，系统没有对内部adc的非线性误差进行校正。这些误差被与量化噪声同样的噪声传输函数所抑制，其很少作为问题提出。当使用很低的osr时，这样是不够的，就高线性而言，需要增加阶数或使用adc元件失配整形。
3.2 校正方法
实际dac输出电平误差的即时获得适应于dac的结构。如果dac可提供多重输入和输出，那么离线校准能够被传输到后台进程。如果那样，对于dac的每个可能的输入，数字校准信号dt将提供阶梯波形。通过校准σ-δ转换器ds2，每个dac输出电平vt被转换成数字形式d2，然后通过lpf低通滤波而消除ds2的量化误差。然后，减去dt从而补偿电平误差ed，这样，得到误差估计^ed并将其存储在ram中，并且对每一输出d1将再次调用^ed并校正。在运行过程中，周期性地重复校准，以追踪dac输出电平中产生的漂移。
在低过采样率（osr）和低阶循环滤波器情况下，从dac的输出v1到ds1的输出d1的传输函数不能由nlf（z）=-1正确地近似。为了得到精确的误差校准，如图4所示，ram的输出需要被实际的nlf（z）（此处为-2z-1+z-2）过滤。
在一些dac的实现中，使用了n个等价单位元件（电流源、电容、电阻等）。如果在dac中执行n+1个元件，可使用上述算法，利用ds2逐个顺序地测量它们的误差。换句话说，输出信号d1与校准信号dt一样可被使用。利用n个单位元件通过调用d1值从而产生v1，剩余的n-n个单位元件被用来产生vt。如果dac增益和偏移误差是可以被接受的，为了使所有单位元件误差总和可取零，那么vt中的误差是v1中误差的负数。因此，通过将vt中的模拟采样分类进入通道，使用其中一个通道专用于每个可能输入（d1）码和其补码，ds2可用来以数字形式产生单独dac电平。由于为每一dac电平复制存储元件（反馈电容），ds2的运算可容易地在通道中多重复用。
由于线性运算，校准adc（ds2）自身必须要有高的线性。这需要在ds2中使用1位内部量化器。但是，由于dac非线性信息保持，线性影响（增益和偏移误差）在ds2中是可以接受的。同样，实际dac误差传输函数（从v1至d1）和其数字复制部分nlf（z）之间的匹配误差对整个转换器的线性仅有较小的影响。
3.3 仿真结果
数字校正adc（如图4的ds2）的运行仿真条件如下述。假设5bit（322电平）内部adc和dac，在dac中有0.1%线性梯度误差。这符合中等误差0.4%的要求。在所有电路中，所有运放和任意失配电容（有0.1%标准偏差）的有限直流增益设定为54db。使用osr=4。在ds1中加入峰值为0.45v的中频双音调输入信号u1，采用二阶单位σ-δadc实现ds2。为了论证利用校准可得到的高线性，ds1被接入在220mash（包含10bitadc作为其第二级）中。这里不考虑在mash（多级噪声整形）各级中的失配，它同样可由数字方法校正。
采用理想dac、非理想运放和电容，系统运行计算出的频谱如图5（a）所示。图5（b）给出了使用误差校准的非线性dac得到的频谱。可以看出，产生了大的谐波，sfdr仅为52db。当使用了本文提出的数字校正技术后，频谱结果如图5（c）所示，得到sfdr＞100db。为了得到这样高的sfdr所需要的充分精确的ed估计，ds2对dac的每一电平进行了218采样（如果ds2时钟控制在fs=5mhz，那么后台校准完整循环需要约4秒）。最后，图5（d）说明了使用nlf（z）=-1后的有害影响，即sfdr由101db降至60db。
图5 mash的输出频谱（215采样，64倍fft，fb=fs/8，osr=4）
5 结论
本文介绍了σ-δ调制器的基本原理和技术，并针对采用多位内部量化器的mash σ-δadc提出了一种即时数字校正方法。对于低过采样比的模数转换器，采用通常的失配整形技术效果不佳，但本方法可有效应用于此。通过仿真证明，使用本文提出的即时数字校正法可得到极好的线性。
绕组磁势谐波产生的原因和机理
无线充电USB集线器ODM高清的扩展视野
三星星曜PenPro雪域白开启预售 起售价10199元
烙铁头的使用寿命
使用一维位置传感器测量第二个轴
Σ-Δ调制器基本结构、原理及非线性误差校正方法
在设计时如何选择适合的MCU开发套件
关于Linux的GPIO中断知识
区块链用于食品供应链中，供应链运输中的任何时候能够监控和检查货物
基于SoPC的参数化TFT-LCD控制器IP核设计
可重复使用航天器都有哪些类型？浅谈航天器的发展过程
HDHG-FA互感器伏安变比极性综合测试仪外接升压器试验方法
工程师感悟：如何正确寻找自己的定位
入选新一代人工智能试验区 这四个城市迎来大利好
Profibus-DP总线技术及其在BWS伺服传动应用方案
诺基亚重现神坛！马上发布诺基亚3、诺基亚5、诺基亚6（国际版）、诺基亚3310糯粉们怎么看？
最顶尖高端的精密仪器技术及一些相关技术都在哪一些国家呢？
计算机天才1个月写了个操作系统
戴森成就专业造型无限可能，先锋科技引领行业
电流反馈型OPA SC7508，压摆率5500V/μs，兼容AD8009
σ-δ调制是目前国际上的a/d转换器设计中很受欢迎的一种技术，与传统的nyquist频率采样的a/d转换器工作原理有所不同，采用的是过采样和低位量化结合的方法。其中，过采样技术在模/数混合电路中的应用，能够避免传统a/d或d/a转换方法实现中遇到的诸多困难，尤其是在对低频信号要求高分辨率的应用领域，传统转换方法需要较高精度的模拟结构（模拟电阻、电容等），从而使整个a/d转换器的成本很高。σ-δadc能够避免使用高精度模拟电路，将噪声推向高频，具有分辨率高，量化结构简单等优点。由于电磁环境日益恶化，对接收机的动态范围要求越来越高，跳频、扩频等宽带信号的应用又要求使用宽带测量设备，这些都对adc的分辨率和速度提出了更高的要求。
调制器（modulator）属于σ-δadc电路中的模拟电路部分，它的结构选择和电路参数设计都极大地影响着整个adc的信噪比（snr）等性能指标。在σ-δ调制器中，使用了过采样、噪声成形等关键技术。这些技术还使它另外具有一系列固有的优点，如易于与数字信号处理系统单片集成，无须采样保持电路，对输入端抗混迭滤波器要求很低等。下面先讨论过采样与mash噪声成形的主要单元分析，最后针对dac失真误差，设计并仿真了一种数字误差校正技术。
2 基本原理与技术
2.1 σ-δadc基本原理及调制器的组成
σ-δadc由两部分组成：调制器和数字抽取滤波器。其中调制器的工作原理是采用远远大于nyquist频率的时钟对输入模拟信号进行”过采样”，采样频率与nyquist频率之比定义为过采样率m，是调制器的重要结构参数之一。由于采样频率很高，则无需传统的pcmadc中的保持电路。采样后的信号与前一时刻的采样信号相比较，对其差值做出低位量化，输出低位码流，并根据量化器的输出决定返回+δ或-δ反馈信号。调制器的基本结构如图1所示，主要由采样环节、积分器、量化器以及d/a反馈组成，其中fs表示采样时钟频率，k1，k2分别表示输入信号和反馈信号的增益系数。
图1 σ-δ调制器基本结构
习惯上，定义调制器中含有的积分器个数为调制器的阶数l，量化器的个数为级数。对调制器的线性模型做离散域的z变换分析，并将量化误差模型化为噪声信号，可以推导出输出信号y对输入信号x与量化误差e的传递函数，在有效信号频率内，输入信号保持不变而噪声信号被差分衰减，即
y（z）=z-lx（z）+（1-z-1）le（z） （1）
通常，对调制器性能评测的重要参数之一是信噪比snr，即信号功率与噪声功率之比
（2）
这里ps为有效信号的功率，对正弦信号来说，ps=
，a为幅度;pq是信号频带内总的量化噪声功率，由e（z）的传递函数在有效信号频带内积分得到
（3）
从上式可以看出，分别提高m或l都能带来snr的提高。但当信号频率达到几十mhz以上的高频范围后，m的提高势必会受到现有工艺，以及功耗等制约。目前，更多的研究改善snr的方法是针对l的提高。
从调制器内在稳定性考虑，针对高阶调制器（l≥3），又有两种结构上的取向，即单级single-loop结构和多级级联的mash结构。
2.2 过采样及mash（多级噪声成形）技术
本文中使用记号fn来表示nyquist调制器工作时的采样率，而它与基带信号最高频率fb的关系工程上一般为fn≈2.2fb～2.5fb。所谓过采样，就是指采样速度fs远大于fn。这里称m=fs/fn为“过采样比”。在σ-δadc的设计中，m远大于1，且取为2的整数次幂（如32、64等）。过采样带来的好处为压缩基带内量化噪声，降低对输入端模拟滤波器的要求等。
但是，光凭过采样来压缩基带内噪声是低效率的，提高4倍采样率才相当于提高1bit分辨率。为了更有效地衰减基带内量化噪声，应在过采样条件下进一步加入噪声成形（noise shaping）技术。最基本的一阶噪声成形器即所谓的一阶σ-δ调制器，其原理此处不再讨论。这里只指出，它可被转化为如图2所示的离散时间等效模型。
图2 一阶σ-δ调制器离散时间等效模型
图2中的积分器用i（z）=（1-z-1）-1等效描述，而1bit adc被加性噪声源q（n）替代。嵌在反馈环路中的1bit dac被一个单位时延z-1取代，以避免在离散时间模型中出现无时延反馈环。q（n）是与输入信号无关的白噪声，用它能够方便地描述σ-δ调制器在大量信号作用下的平均行为，分析可得其输入、输出关系式为
y（z）=x（z）+（1-z-1）q（z） （4）
由上式可知，在信号频谱x（z）未变的同时，白噪声q（z）被（1-z-1）加权而成为“高通”形状。此现象正是所谓“噪声成形”。加权函数（1-e-j2πft）的零点f=0使得基带内噪声被大大压缩;而在带外的高频端，噪声却略有上升。
在实际应用中，为更有效地压低量化噪声达到分辨率要求，还得考虑高阶噪声成形。一般地，将l个一阶σ-δ调制器组合起来，可以实现（1-z-1）l（l阶噪声成形）。
标准的mash（multistage noise shaping，多级噪声成形）结构如图3。它实际上是l个一阶σ-δ调制器的串联，其中前一级调制器内的1bit adc的量化误差被送入下一级进行再量化，然后将各级的输出码流送入运算节点进行处理。最后输出了经（1-z-1）l成形处理后的低分辨率码流。显然，这样的前馈结构不会存在任何稳定方面的问题。
图3 mash结构框图
mash中的数字处理节点所做的工作是抵消各级的量化误差：
第一级：y1（z）=x（z）+（1-z-1）q1（z），将-q1（z）送入第2级，有y2（z）=-q1（z）+（1-z-1）q2（z），再将-q2（z）送入第3级，有y3（z）=-q2（z）+（1-z-1）q3（z），。.直至yl（z）=-ql-1（z）+（1-z-1）ql（z），而运算节点使得
y（z）=y1（z）+（1-z-1）y2（z）+.。.+（1-z-1）l-1yl（z）=x（z）+（1-z-1）lql（z） （5）
这样，就等效实现了（1-z-1）l噪声成形。除mash外，还有许多新颖的采用计算机辅助设计的σ-δ噪声成形方案，用其可实现更高效的噪声成形。
3 一种dac非线性误差校正方法
在mashσ-δadc中，与一位（1bit）量化相比，采用多位量化器具有增大信噪比（snr），增加稳定性以及降低运算放大器规格等优点。然而，内部dac的非线性导致性能瓶颈，通常要求其最少具有与整个adc同样好的线性。现在，对于较大过采样比（osr＞32），采用即时数字校准、失配整形可解决此问题。但在宽带adc中，osr较小（通常≤4），失配整形法就变得无效。本文描述了一种数字即时校准方法。不同于较早的技术，其对低过采样比状态有效。并且，此方法可以跟随漂移。
3.1 校正系统
以二阶σ-δ调制器（ds1）为例来说明给出的校正技术。如图4所示，内部dac有两个输出：v1和vt，分别输入到循环滤波和校准adc（ds2）。由校准adc得到^ed，即所有输出电平的dac误差ed的数字估计，并且其被存储在ram中。在转换时，通过fir滤波器nlf（z）过滤ram的输出，从而校正内部dac误差，并从ds1的数字输出d1中减去过滤输出结果。获得^ed的过程和系统的详细分析在以下内容中给出。
图4 带有误差校正的σ-δ调制器
在图4所示系统中，假设单独dac输出为两个积分器提供反馈信号。系数b1、b2的不匹配对系统线性没有影响。值得注意的是，系统没有对内部adc的非线性误差进行校正。这些误差被与量化噪声同样的噪声传输函数所抑制，其很少作为问题提出。当使用很低的osr时，这样是不够的，就高线性而言，需要增加阶数或使用adc元件失配整形。
3.2 校正方法
实际dac输出电平误差的即时获得适应于dac的结构。如果dac可提供多重输入和输出，那么离线校准能够被传输到后台进程。如果那样，对于dac的每个可能的输入，数字校准信号dt将提供阶梯波形。通过校准σ-δ转换器ds2，每个dac输出电平vt被转换成数字形式d2，然后通过lpf低通滤波而消除ds2的量化误差。然后，减去dt从而补偿电平误差ed，这样，得到误差估计^ed并将其存储在ram中，并且对每一输出d1将再次调用^ed并校正。在运行过程中，周期性地重复校准，以追踪dac输出电平中产生的漂移。
在低过采样率（osr）和低阶循环滤波器情况下，从dac的输出v1到ds1的输出d1的传输函数不能由nlf（z）=-1正确地近似。为了得到精确的误差校准，如图4所示，ram的输出需要被实际的nlf（z）（此处为-2z-1+z-2）过滤。
在一些dac的实现中，使用了n个等价单位元件（电流源、电容、电阻等）。如果在dac中执行n+1个元件，可使用上述算法，利用ds2逐个顺序地测量它们的误差。换句话说，输出信号d1与校准信号dt一样可被使用。利用n个单位元件通过调用d1值从而产生v1，剩余的n-n个单位元件被用来产生vt。如果dac增益和偏移误差是可以被接受的，为了使所有单位元件误差总和可取零，那么vt中的误差是v1中误差的负数。因此，通过将vt中的模拟采样分类进入通道，使用其中一个通道专用于每个可能输入（d1）码和其补码，ds2可用来以数字形式产生单独dac电平。由于为每一dac电平复制存储元件（反馈电容），ds2的运算可容易地在通道中多重复用。
由于线性运算，校准adc（ds2）自身必须要有高的线性。这需要在ds2中使用1位内部量化器。但是，由于dac非线性信息保持，线性影响（增益和偏移误差）在ds2中是可以接受的。同样，实际dac误差传输函数（从v1至d1）和其数字复制部分nlf（z）之间的匹配误差对整个转换器的线性仅有较小的影响。
3.3 仿真结果
数字校正adc（如图4的ds2）的运行仿真条件如下述。假设5bit（322电平）内部adc和dac，在dac中有0.1%线性梯度误差。这符合中等误差0.4%的要求。在所有电路中，所有运放和任意失配电容（有0.1%标准偏差）的有限直流增益设定为54db。使用osr=4。在ds1中加入峰值为0.45v的中频双音调输入信号u1，采用二阶单位σ-δadc实现ds2。为了论证利用校准可得到的高线性，ds1被接入在220mash（包含10bitadc作为其第二级）中。这里不考虑在mash（多级噪声整形）各级中的失配，它同样可由数字方法校正。
采用理想dac、非理想运放和电容，系统运行计算出的频谱如图5（a）所示。图5（b）给出了使用误差校准的非线性dac得到的频谱。可以看出，产生了大的谐波，sfdr仅为52db。当使用了本文提出的数字校正技术后，频谱结果如图5（c）所示，得到sfdr＞100db。为了得到这样高的sfdr所需要的充分精确的ed估计，ds2对dac的每一电平进行了218采样（如果ds2时钟控制在fs=5mhz，那么后台校准完整循环需要约4秒）。最后，图5（d）说明了使用nlf（z）=-1后的有害影响，即sfdr由101db降至60db。
图5 mash的输出频谱（215采样，64倍fft，fb=fs/8，osr=4）
5 结论
本文介绍了σ-δ调制器的基本原理和技术，并针对采用多位内部量化器的mash σ-δadc提出了一种即时数字校正方法。对于低过采样比的模数转换器，采用通常的失配整形技术效果不佳，但本方法可有效应用于此。通过仿真证明，使用本文提出的即时数字校正法可得到极好的线性。
绕组磁势谐波产生的原因和机理
无线充电USB集线器ODM高清的扩展视野
三星星曜PenPro雪域白开启预售 起售价10199元
烙铁头的使用寿命
使用一维位置传感器测量第二个轴
Σ-Δ调制器基本结构、原理及非线性误差校正方法
在设计时如何选择适合的MCU开发套件
关于Linux的GPIO中断知识
区块链用于食品供应链中，供应链运输中的任何时候能够监控和检查货物
基于SoPC的参数化TFT-LCD控制器IP核设计
可重复使用航天器都有哪些类型？浅谈航天器的发展过程
HDHG-FA互感器伏安变比极性综合测试仪外接升压器试验方法
工程师感悟：如何正确寻找自己的定位
入选新一代人工智能试验区 这四个城市迎来大利好
Profibus-DP总线技术及其在BWS伺服传动应用方案
诺基亚重现神坛！马上发布诺基亚3、诺基亚5、诺基亚6（国际版）、诺基亚3310糯粉们怎么看？
最顶尖高端的精密仪器技术及一些相关技术都在哪一些国家呢？
计算机天才1个月写了个操作系统
戴森成就专业造型无限可能，先锋科技引领行业
电流反馈型OPA SC7508，压摆率5500V/μs，兼容AD8009